2024年福建开放大学《数字电子电路》形成性考核试题库（含答案）

2024年福建开放大学《数字电子电路》形成性考核试题库(含答案)1.函数F(A,B,C)=AB+AC的最小项表达式为()。B、选项缺失2.若在编码器中有50个编码对象，则要求输出二进制代码位数为()位。4.如需要判断两个二进制数的大小或相等，可以使用()电路。5.逻辑数F=AB+BC,当变量的取值为()时，将出现冒险现象。6.对电压、频率、电流等模拟量进行数字处理之前，必须将其进行()。7.数据分配器输入端的个数是()。8.N个触发器可以构成能寄存()位二进制数码的寄存器。9.当温度升高时，二极管的反向饱和电流将()。C、减小10.将二进制、八进制、十六进制数转换为十进制数的共同规则是()。B、乘十取整11.数字电路中使用的数制是()。A、十进制13.在下列逻辑电路中，不是组合逻辑电路的是()。16.二进制数1111100.01对应的十进制数为()。17.若要设计一个脉冲序列为1101001010的序列脉冲发生器，应选用()个触发21.一片容量为1024字节×4位的存储器，表示有()个存储单元。22.对于JK触发器，若J=K,则可完成()触发器的逻辑功能。A、RS23.RS触发器的约束条件是()。24.下图四环电阻的阻值应该是()。25.构成四位寄存器应选用()。B、4个触发器C、16个触发器26.一个16选一的数据选择器，其地址输入(选择控制输入)端的个数是()。27.石英晶体振荡器的振荡频率取决于()。28.时序逻辑电路中一定包含()。29.标准与或式是由()构成的逻辑表达式。30.若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后，其内容变为()。31.把一个二进制计数器与一个九进制计数器串联可得到()进制计数器。32.下列电路中，不属于组合逻辑电路的是()。B、全加器C、寄存器D、编码器33.n个变量可以构成()个最小项。34.引起组合逻辑电路中竟争与冒险的原因是()。D、电源不稳定35.以下表达式中符合逻辑运算法则的是()。36.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者()。B、没有统一的时钟脉冲控制D、输出只与内部状态有关37.下列信号中，()是数字信号。B、2片C、3片45.以下门电路中常用于总线传输的为()。A、BC48.当晶体管工作在放大区，发射结电压和集电结电压应为()。49.如若要求集成运放作宽频带放大器，那么集成运放的应选用什么型的?A、交流电压51.一个T触发器，在T=1时，加上时钟脉冲，则触发器()。C、置154.若输入变量A、B全为1时，输出F=0,则其输入与输出关系是()。56.用8421码表示的十进制数65,可以写成()。59.若由PNP型管组成的共射电路中，输出电压波形如图所示，电路产生了什么61.十六路数据选择器，其地址输入端有()个。62.在CP作用下，欲使T触发器具有=的功能，其T端应接()。63.标准与或式是由()构成的逻辑表达式。64.十进制数24用8421BCD码表示为()。65.二输入端的或非门，其输入端为A、B,输出端为Y,则其表达式Y=()。66.下列触发器中没有约束条件的是()。B、主从RS触发器A、上升(下降)沿68.在同步计数器中，各触发器状态改变时刻()。D、与电平相同69.以下代码中为无权码的为()。A、8421BCD70.下列哪个是数据选择器()。C、N型半导体72.具有“线与”逻辑功能的门电路有()。D、或门73.N个触发器可以构成最大计数长度(进制数)为()的计数器。74.组合逻辑电路通常由()组合而成。75.JK触发器欲在CP作用后保持原状态，则JK的值是()。多选题1.基本逻辑门有()、()和()三种。2.0C门的输出端可并联使用，实现()功能；三态门可用来实现()。6.单稳态触发器状态有一个()和一个()。B、暂稳状态C、不稳定状态7.锁存器是一种对脉冲()敏感存储单元电路，而触发器是一种对脉冲()敏感8.时序逻辑电路按触发器时钟端的连接方式不同可以分为()时序逻辑电路和()时序逻辑电路两类。9.下面哪些是属于只读存储器ROM的电路结构()。10.二进制数10111111对应的十六进制数为(),十进制数为()。A、BF11.下列哪些元件不是线性元器件()。14.有一数码10010011,作为自然二进制数时，下列十进制数不正确的是()。16.数字电路中用“()”和“()”分别表示两种状态，二者无大小之分。A、017.时序逻辑电路一定包含有作为存储单元的(),时序电路中可以没有()电路，但不能没有()。18.时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定(),不仅和()有关，而且还取决于()。A、输出19.二进制异步加计数器若用上升沿触发的D触发器组成，则应将()位触发器的端与相邻()一位触发器的时钟信号CP相连。20.二进制译码器相当于是一个(),便于实现()。24.逻辑函数常用化简方法有()。25.在正逻辑的约定下，“1”表示(),“0”表示()。26.数字电路按逻辑功能的不同特点可分为两大类，即：()逻辑电路和()逻辑27.若要构成十进制计数器，至少用()个触发器，它有()个无效状态。A、428.二阶有源滤波器有哪些()。D、带阻滤波器29.下列关于逻辑函数F=A+(A+B)=(),错误的是?30.SR锁存器的约束条件RS=()表示不允许出现RS=()的输入。31.T触发器具有()和()的逻辑功能。32.实现基本和常用逻辑运算的(),称为(),简称()。33.时序逻辑电路按照其触发器是否有统一的时钟控制分为()时序电路和()34.单稳态触发器有两个工作状态()和(),其中()是暂时的。35.JK=01时，具有()功能；JK=10时，具有()功能。()等几类。()等几类。40.多级放大器级间耦合方式有()。41.8421BCD码中的1011、1010代表十进制数中的()。42.在逻辑电路中，三极管通常工作在()和()状态。A、S1=144.若ROM有5根地址输入线，有8根数据输出线，则ROM的字线数为(),R0M的容量为()。45.逻辑函数两次求反则还原，逻辑函数的()式再作()变换也还原为它本身。47.一个()的逻辑电路设计方案就是一个()的方案。48.JK触发器在JK=00时，具有()功能，JK=11时；具有()功能。49.所谓时序逻辑电路是指电路的输出不仅与当时的()有关，而且与电路的()50.逻辑函数的化简方法有()和()。53.漏极开路(OD)门工作时必须外接()和()多个OD门输出端并联到一起可实现()功能。58.比较器是比较()的电路；全加器是实现(),并考()的逻辑电路。59.逻辑函数的表示方法中不具有唯一性的是()。62.时序逻辑电路按照其触发器是否有统一的时钟控制分为()时序电路和()63.组合电路由()构成，它的输出只取决于()而与原状态无关。C、3个65.串行加法器的进位信号采用()传递，并行加法器的进位信号采用()传递。1.555定时器由(分压器)、(比较器)、(基本RS触发器)、(晶体管开关)和(输出缓冲器)五部分组成。4.寄存器分为(基本寄存器)和(移位寄存器)两种。5.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。6.多谐振荡器是一种(自激振荡)电路，它没有(稳态),只有两个(暂稳态)。10.JK触发器具有保持、置0、置1和翻转的逻辑功能。11.在数字电路中，二进制数码的0和1不仅可以代表数量的大小，还可以表示12.两个同位的加数和来自低位的进位三者相加，叫做(全加器)。14.在负逻辑的约定下，“1”表示(低电平),“0”表示(高电平)变量的取值23.时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定(输出),不仅和(该时刻的输入信号)有关，而且还取决于(电路原来的状态)26.数字信号只有两种取值，分别表示为1和2。35.T’触发器具有(翻转)的逻辑功能。36.单稳态触发器状态有一个(稳定状态)和一个(暂稳状态)。38.石英晶体多谐振荡器的振荡频率仅决定于晶体本身的(谐振频率),而与电路43.多谐振荡器不需要外加触发信号，就能自动的输出(矩形)脉冲。44.可以通过置数法，给计数器置0,从而达到复位的目的。45.A/D转换器是把(模拟量)转换为(数字量)的转换器。46.RAM与ROM比较，其优点是(读写方便，使用灵活);缺点是(掉电丢失信47.触发器又称为双稳态电路，因为它具有(两个)稳定的状态。48.根据逻辑功能不同，触发器可分为RS触发器、D器和T’触发器等。59.能够将(1个)输入数据，根据需要传送到(m个)输出端的任意一个