集成电路中的晶体管及其寄生效应

集成电路中的晶体管及其寄生效应第1页，课件共30页，创作于2023年2月2.1理想本征集成双极晶体管的埃伯斯－莫尔(EM)模型IE＝IB+Ic+Is集成电路中的元器件都做在同一衬底上，因此，其结构与分立器件有很大的不同。所谓理想本征晶体管，是指在对其进行分析时，不考虑寄生效应。实际集成电路中的双极晶体管为四层三结结构，它的各个电极均从上面引出，而且各结的面积不同，所以有一系列的多维效应。但在近似分析双极晶体管的直流特性时，可以简化为一维结构，如图2.1(a)中虚线部分所示。第2页，课件共30页，创作于2023年2月

当NPN管工作于饱和区或反向工作区时，其BC结都处于正向偏置，此时寄生PNP管的发射结处于正向偏置，因而PNP管处于正向工作状态，于是有电流流过C-S结，这将严重影响集成电路的正常工作。

PNP管为寄生晶体管，这点与分立晶体管有很大的差别，但此寄生PNP管并不是在所有的情况下都起作用的。

在实际的集成电路中，衬底始终接最负电位，以保证各隔离岛之间的电绝缘，所以寄生PNP管的集电结总是反偏的，而发射结(即NPN管的集电结)的偏置状态可能正偏，也可能反偏。第3页，课件共30页，创作于2023年2月在数字集成电路中，NPN管经常可能处于饱和或反向工作状态，此时有VBE-PNP＝VBC-NPN>0，寄生PNP管处于正向工作区。故对数字集成电路来说，减小寄生PNP管的影响就显得特别重要。在模拟集成电路中，NPN晶体管一般处于截止区或正向工作区，所以寄生PNP管的发射结是反偏状态，VBC-NPN＝VBE-PNP<0，因而寄生PNP管截止。第4页，课件共30页，创作于2023年2月第5页，课件共30页，创作于2023年2月2.2集成双极晶体管的有源寄生效应第6页，课件共30页，创作于2023年2月第7页，课件共30页，创作于2023年2月第8页，课件共30页，创作于2023年2月第9页，课件共30页，创作于2023年2月2.3集成双极晶体管的无源寄生效应

前面介绍的四层三结的晶体管EM模型中，只是描述了器件的主要过程及有源寄生效应，称为EM1模型。实际上集成晶体管中还存在电荷存储效应Cj、CD和从晶体管有效基区到晶体管各引出端间的欧姆体电阻。它们会对晶体管的工作产生影响，称为无源寄生效应，如下图所示。因为衬底结始终反偏，在采取各种措施后，可使αSF<0.0l，此时寄生PNP管的影响退化成一个势垒电容Cjs，所以集成NPN管的等效电路如图2.4，称为EM2模型。第10页，课件共30页，创作于2023年2月一、集成NPN晶体管中的寄生电阻发射极串联电阻rES集电极串联电阻rCS基极串联电阻rB二、集成NPN晶体管中的寄生电容PN结势垒电容Cj扩散电容CD第11页，课件共30页，创作于2023年2月2.4集成电路中的PNP管

双极集成电路中的基本器件是NPN管，但在模拟电路中也往往需要PNP管，如运算放大器的输入级、输出级的有源负载等都经常使用PNP管。因为集成电路的工艺主要是针对大量应用的NPN晶体管设计的，因此在一般情况下，PNP管都是在与NPN管制造工艺兼容的情况下制造的，这样制得的PNP管必然β小、fT低。虽然PNP管的单管性能不如NPN管，但在集成电路中由于使用了PNP管，而使电路的性能得到了很大的改善；而且横向PNP管的问世，也促使了I2L电路的实现。在集成电路中常用的PNP管主要有两大类：横向PNP管和衬底PNP管。第12页，课件共30页，创作于2023年2月一、横向PNP管1、横向PNP管的结构、特性及其寄生PNP管第13页，课件共30页，创作于2023年2月2、多集电极横向PNP管3、大电流增益的复合PNP管第14页，课件共30页，创作于2023年2月二、衬底PNP管三、自由集电极纵向PNP管第15页，课件共30页，创作于2023年2月2.5集成二极管在集成电路中的二极管，多数是通过对集成晶体管的不同接法而形成的，所以不增加新的工序，且可灵活地采用不同的接法得到电参数不同的二极管，以满足集成电路的不同要求。在集成电路中也可以利用单独的一个硼扩散结形成的二极管。一、一般集成二极管各种集成二极管的特性比较如表2．2所示。二极管接法的选择由电路对正向压降、动态电阻rd、电容、存储时间tS和击穿电压的不同要求来决定，因为只要工艺掌握得好，六种形式二极管的漏电流相差不多。第16页，课件共30页，创作于2023年2月最常用的有两种：①BC短接二极管，因为没有寄生PNP效应，且存储时间最短，正向压降低，故一般DTL电路的输入端的门二极管都采用这种接法；②单独BC结二极管，因为它不需要发射结，所以面积可以做得很小，正向压降也低，且击穿电压高。第17页，课件共30页，创作于2023年2月二、集成齐纳二极管和次表面齐纳管1、集成齐纳二极管集成电路中的齐纳二极管一般是反向工作的BC短接二极管，因此与制作一般NPN管的工艺兼容。利用一般工艺可获得的VZ＝BVEBO约为6～9V。2、次表面齐纳管一般的齐纳管由于击穿发生在表面，因而输出噪声电压较大，次表面齐纳管是设法把击穿由表面引入体内。可以用扩散法和离子注入法来形成次表面齐纳管。扩散法是在N+发射区内加一道深P+扩散，使击穿发生在N+与P+的接触圈上(称次表面)。第18页，课件共30页，创作于2023年2月离子注入法掺杂可以精确控制掺杂的浓度和深度，利用离子注入法来制造次表面齐纳管，可望得到较精确的Vz值。离子注入次表面齐纳管的结构如图2.2l所示，它是在P型基区扩散和N+发射区扩散后，增加一次硼离子注入而成。第19页，课件共30页，创作于2023年2月2.6肖特基势垒二极管(SBD)和肖特基箝位晶体管(SCT)一、肖特基势垒二极管由半导体物理的知识可知，铝和N型硅接触形成的肖特基势垒具有类似于PN结的整流特性，其V－I关系为第20页，课件共30页，创作于2023年2月在小注入时，SBD是多子导电器件，所以没有PN结中的少子存储问题，从而使得当外加电压改变时，其响应速度快。第21页，课件共30页，创作于2023年2月二、肖特基箝位晶体管

在TTL电路中，开关管对IB的要求是矛盾的。在导通时，要求导通快，所以要求IB大，因此基区存储电荷增大；而在由导通变为截止时，要求存储电荷少，以加快速度。若用SCT代替一般的NPN管可以较好地解决此矛盾。

SCT的典型结构如图2.23所示，N型外延层作SBD的阴极，电路互连用的铝膜作为SBD的阳极，所以其制作工艺完全和TTL工艺兼容。1、SCT的结构和特点

SBD可以使晶体管VBC箝位在SBD的导通电压上，避免了晶体管进入深饱和状态，使存储电荷下降，电路速度加快。第22页，课件共30页，创作于2023年2月2、SCT的等效电路及工作特点第23页，课件共30页，创作于2023年2月2.7MOS集成电路中的有源寄生效应一、场区寄生MOSFET在MOS集成电路中，当一条铝线跨接两个相邻的扩散区时(见图(a))，就形成了一个以A、B为源、漏，以C为栅的场区寄生MOSFET。由于扩散区A、B和铝线C上的电压是相互独立变化的，当铝线C上的电压使铝线下的衬底反型形成沟道时，就会导致A、B间有电流流通，而使电路失效或参数变坏。为了防止场区寄生MOSFET的导通，必须提高其开启电压(称场开启电压)。以多晶硅为栅的另一种场区寄生MOSFET，如图(b)所示。由于铝线下的场氧化层要比多晶硅下的场氧化层厚所以以多晶硅为栅的场区寄生MOSFET更不能忽视。第24页，课件共30页，创作于2023年2月在MOS集成电路中有两类寄生双极型晶体管，一类是以正常的MOSFET的源、漏和衬底为E、C、B的寄生三极管，如图(a)；另一类则是由场区MOSFET的源、漏和衬底形成的寄生三极管，如图(b)。二、寄生双极型晶体管无论哪类寄生三极管，只要有效基区宽度足够窄，且又有一个PN结正偏，此时，即使相应的MOSFET未导通，也可能由于寄生三极管的导通或衬底注入而产生寄生电流，导致电路性能的衰退或电路失效。在图2.27(a)中，若N+源极电压比P型衬底还要低，就会有电子注入到衬底，当有效基区(即MOSFET的有效沟道长度)足够窄，且漏端的电压高于衬底时，这些电子就被N+漏区收集，于是寄生NPN管导通。第25页，课件共30页，创作于2023年2月三、寄生PNPN效应从图2.29可以看到，在P阱CMOS电路中，以N型衬底为基区，P＋源区或漏区为发射区，P阱为集电区形成一个PNP寄生三极管；而以P阱为基区，N＋源区或漏区为发射区，N型衬底为集电区又形成另一个寄生NPN三极管。图中的Rs、Rw为衬底和阱的电阻。因此CMOS电路不可避免地构成了PNPN可控硅(SCR)结构。当CMOS集成电路接通电源后，在一定的外界因素的触发下，会出现如图2.30所示的负阻电流特性，它和PNPN器件的闸流特性很相似。这种现象被称为PNPN效应或“闸流效应”或“自锁效应”或“闩锁效应”，它不仅会造成电路功能混乱，而且往往会引起电路损坏。第26页，课件共30页，创作于2023年2月2.8集成电路中的MOS晶体管模型集成电路中的MOS晶体管与分立器件MOS晶体管在结构上大体相同(但CMOS集成电路中的某一种做在阱中的MOS晶体管的结构与分立器件MOS晶件管不同)，只是在分立器件MOS晶体管中，一般把源端与地(对于NMOS管)或VDD(对于PMOS管)相连，所以不存在衬偏效应，源端和漏端也不能互换；另外，CMOS集成电路中做在阱中的MOS晶体管由于比一般MOS管(指阱外MOS管)多了一层，因而寄生效应增加，但在MOS管的特性分析上仍可用一般MOS管的模型。为了正确进行MOS集成电路的设计，需要了解MOS晶体管的模型。因为MOS晶体管的模型及所取模型参数的精度，将