计算机组成原理复习

考试题例1：集中式总线仲裁中 方式对接口电路故障最敏感A.独立BC例2：偶校验方式的字符码 考试题例1：集中式总线仲裁中 方式对接口电路故障最敏感A.独立BC例2：偶校验方式的字符码 例1：八位二进制补码所能表示的十进制整数范围 ，其补码分别 例2：CPU响应某I/O中断请求的条件是无DMA及更高级请求、该I/O中断请求有效、 及 。22、填空题（11、选择题（2例：若X＝-1011，Y＝+1101，求[X]原、[-Y]补、[X]移求[X+Y]补，用Booth算法求X×Y例：若X＝-1011，Y＝+1101，求[X]原、[-Y]补、[X]移求[X+Y]补，用Booth算法求X×Y例：简述冯·诺例1：用1K×4位的SRAM芯片组成2K×8需多少芯片、画出逻辑结构图(含引←课件CH3.P42例例2：单总线结构CPU(课件P5)中，请写出指令←课件CH5.P26练习3要求：知识点掌握←→量化分析及简单设5、应用题（124、简答题（53、计算题（6第1计算机系统概结构与组成存储程序原理(程序存储方式、程序控制机制↓(一维第1计算机系统概结构与组成存储程序原理(程序存储方式、程序控制机制↓(一维、按地址)存储↓(操作码、地址码↑(按逻辑顺序────┘(自动、逐条4指令取指 执行指1、冯·二、计算机系统组一、计算机系统简2、计算…磁盘适配I/O接口I/O接口主磁I/O设备I/O设备3、计算系统软件/应用软件、高级语言程序/机器语言程取指执行存储指令5指令成部功能指令2、计算…磁盘适配I/O接口I/O接口主磁I/O设备I/O设备3、计算系统软件/应用软件、高级语言程序/机器语言程取指执行存储指令5指令成部功能指令指令执行分析取指4、计算1、硬件*机器字长：CPU同时处理的位1、硬件*机器字长：CPU同时处理的位*机器主频：←常指CPU中哪个部件←对应CPU哪个时*存储容量：单位(1KB=1×210B)，最*响应时间：T响应＝TCPU＋TI/O等待量：TP＝∑IN(任务i)÷∑TCPU(任务*吐〖例〗课件CH1.P34例3、性能*冯·诺依曼模型性能瓶颈：CPU-MEM、指令串行执*优化方法：平衡设计、CPU性能62、系统三、计算机系统性第2数据的表示与运1、数制原无第2数据的表示与运1、数制原无反无补移-(2n-1-+(2n-1-真-0-2n-3、十进制数编码(BDC72、机器一、数据4、字符4、字符5、检验*冗余检验思想：*：(mod校验位编码—奇校p1＝mn＋mn-p1＝mn＋mn-*海明校验码：编码原理校验能力目标→校验原理推└→编码方法、校验方8数据mn-校验位奇偶校验1、数值*硬件特征：二进制表示(只有0/1)、定*表示1、数值*硬件特征：二进制表示(只有0/1)、定*表示方法：*数据的表示属性：与机器字长、主存字长的2、数的；←有符号数及无符，IEEE7544、非数*字符的表示：态位(Z、*逻辑数的表示：9定点数的表二、数据1、移位(逻辑/算术)移位规*运算规则：[A＋B]补＝[A]补＋[B]补，[A－B]补＝[A]补＋[-BCn2＝1、移位(逻辑/算术)移位规*运算规则：[A＋B]补＝[A]补＋[B]补，[A－B]补＝[A]补＋[-BCn2＝Zn-Zn-1)(Bn-Zn-1)*溢出判断：OVR＝(An-Cn-*硬件配置及流程：思路为[A]补＋[B]补＋0，[A]补＋[B]补C*无符号数运算：REGZ(nCVC-1n位加法溢出取反REGB(nREGA(n2、补码三、定点数的运算方bn-…右n位加法计数器移位加控制乘法标志an-…4、补码浮点加减运算规则与警戒位、运算步骤四、浮点数的运bn-…右n位加法计数器移位加控制乘法标志an-…4、补码浮点加减运算规则与警戒位、运算步骤四、浮点数的运算方积符号3、原码1、加法2、ALU3、运算REGCPU＝运状态1、加法2、ALU3、运算REGCPU＝运状态……相够溢Z运算器＝ALU＋状态G移位状锁存锁存全加五、算术逻辑单元第3存储系1、存储2、层次第3存储系1、存储2、层次1、存储元组2、，读写时3、二、半导体存储一、存储系统概1、主存应用需求，主存组成(ROM+RAM)、应用SRAM及DRAM芯片1、主存应用需求，主存组成(ROM+RAM)、应用SRAM及DRAM芯片的位扩展、字扩展、字位扩展↓芯片信号及连接←→模块3、主存储器与CPU的连CPU外部〖例〗课件CH3.P48例4、提高CPU访存特征，多模块MEM(并行方式、交叉方式高性能DRAM、SDRAM、SDRAM)，双端口主存所有信号线与CPU引脚的连2、主存三、主存储基本工作原理，结构与组基本工作原理，结构与组2、Cache相关技*替换算法：RAND、FIFO请求字处理技术、多级Cache结构、DIB结构、哈佛结映像规则、目录表结构、地址变换方1、Cache基本四、1、虚拟VM定义、组成，工作原理，主存存储管理(VM-MM)的组辅助地不成虚存-主地址映像及变虚存-辅地址映像及变1、虚拟VM定义、组成，工作原理，主存存储管理(VM-MM)的组辅助地不成虚存-主地址映像及变虚存-辅地址映像及变不成成功成功主存命数2、虚拟段式、页式、段页式的存储管理方法及地址变换方3、虚拟存储器工作过完成访问过程，地址变换优化与TLB，优主辅系统五、虚拟第4指令系1、指令操作数的类型及长度，操作的类型(功能2、指令*约定参目标地址第4指令系1、指令操作数的类型及长度，操作的类型(功能2、指令*约定参目标地址*操作码：，*地址码：*指令字：表示方编码方OPD类型及长部件下条OP编码显式*指令系统：一、指令系统组1、操作1、操作2、寻址*指令寻址：←不同长度的表示*数据寻〖例〗课件CH4.P30起例4、例三、指令系统举例※学习要求：方式与地址形二、操作数存放与寻址方第5中央处理1、CPU功能与五第5中央处理1、CPU功能与五大功能→部件及基本结构，寄存器组2、CPU工作流指令系统→指令周期，CPU功能→CPU工作3、指令4、数据〖例〗课件CH5.P25起例1~例单总线通路→运算器组织，微操作序列→微操作步序一、CPU结构与工※CPU④①指系实现需求基本硬件(I/O/逻辑功能时序需微操实功微操作控※CPU④①指系实现需求基本硬件(I/O/逻辑功能时序需微操实功微操作控制数据功功能实现实现各指令对应的μOP命令指各指令对应的μOP步各指令对应的μOP程μOP形系运算器CPU数据通实现CPU功能(5CPU工作流冯·诺依曼1、控制CU(指令/时序/微操作形成)、BIU、中断机1、控制CU(指令/时序/微操作形成)、BIU、中断机2、时序--时序的“序**时序系统组成：3、信号--时序的“时同步方式、异步方式、4、微操三、硬布线控制CPU相关二、控制器组成与工作原1、微程μOP命令序列→微程序→CM………所有的uOP控制信μ电uOP控制译码电1、微程μOP命令序列→微程序→CM………所有的uOP控制信μ电uOP控制译码电uOP顺序μ控制存储器微地址形成μAR←下条部件uOP功控制CM(μAR)→μ操作控顺序控状态机器2、微程四、微程序控制3、微指水平型/垂直型，操作控制字段编码方式(34、微指--顺序控制字段3、微指水平型/垂直型，操作控制字段编码方式(34、微指--顺序控制字段5、微程特抽约实(循环执翻※学习目标：设计给定指令系统对应的微程序工作格式形成μ命令CPU的基1、流CPU的基1、流水工作原理、基本要求、分类、性2、流水线相关处结构相关3、高性超级流水线、超标量流水线、六、指令流水技五、CPU第6总线及互定义、分类(含组成)、特第6总线及互定义、分类(含组成)、特性、*操作步骤：4个阶*总线仲裁：3种方式的信号线连接、仲裁原理*总线定时：3种协议的定时及传输原理、信号线及特*传输模*互连结构：*互连实现：三、总线互连结二、总线传输与控一、总线概第7输入输出系1、I/O第7输入输出系1、I/O系统组编址方式与I/O实现3、I/O传送控目标(减少占用CPU时间、提高传送速度)，控制1、I/O2、存储二、I/O一、I/O系统组1、I/O接口功设备选址、数据缓冲、操作中转、信号转换、状态监2、I/O接口组*硬件组成：功能→部控制数总总逻辑状态设备地址总择电锁端口地址译*软件组成：I/O端口→I/O1、I/O接口功设备选址、数据缓冲、操作中转、信号转换、状态监2、I/O接口组*硬件组成：功能→部控制数总总逻辑状态设备地址总择电锁端口地址译*软件组成：I/O端口→I/O数据输入缓数据输出锁三、I/O1、程序传送控制原理，接口程序模状态QQSRSRN外设就绪Y2、接口1、程序传送控制原理，接口程序模状态QQSRSRN外设就绪Y2、接口传送控制原理(直接操作)、接口组织(无需状态与外设交换测试读取启动端口设备数据控制四、程序查询方1、中断*中断与中断I/O方式：注意基本概现行中断*中断分类：分类/应用1、中断*中断与中断I/O方式：注意基本概现行中断*中断分类：分类/应用方法→实可屏蔽中不可中断按中求类异常多重按中否重按识断源系统多个请求/中断源时中断向量表系统可随意中断允许位中断响应时返回下条/当前指(请求类型所决定立即返回指令间五、程序中断方2、I/O中断过*步骤，任务及实现方法、I/O主中断程序i当程中断程序当前k…时中程序主⑶其空*中断处理：中断服务(单重/多重区别)，中……I/OI/O2、I/O中断过*步骤，任务及实现方法、I/O主中断程序i当程中断程序当前k…时中程序主⑶其空*中断处理：中断服务(单重/多重区别)，中……I/OI/O……… …中断 中断回场其它时序指令指令指令…指令…ab……指令…指令3、I/O中断的*I/O接口：部件设置，查询/中断方式的选择中断请求产生、中断响应、中断3、I/O中断的*I/O接口：部件设置，查询/中断方式的选择中断请求产生、中断响应、中断请求*识别中中断控制器(功能，组成[请求REG/编码*多重中断：*中断屏蔽：增设屏蔽REG※学习目标：应用内部独立中断使能位INTR位(触发EI＝1、1、DMA方式概传送控制原理(1、DMA方式概传送控制原理(I/O接口控制传送、