实验 1位二进制全加器设计

1位二进制加法器设计一、实验目的熟悉QuartusII集成环境的图形输入方法；学会把设计项目成为可调用元件符号和调用元件的方法；掌握仿真方法。二、实验内容本实验首先使用图形输入的方法由逻辑门电路设计一个半加器，然后使用。分别进行仿真、引脚分配并下载到电路板进行功能验证。三、实验步骤创建个人实验文件夹(最好使用英文字母命名不要用中文名称)。运行QuartusII软件，选择File－>New，在DeviceDesignFiles中选择BlockDiagram/SchematicFile,如图1-1所示，点击OK打开原理图编辑窗口。图1-1图1-2在图形编辑窗中双击鼠标左键，将弹出元件输入对话框，在对话框右栏打开元件库找到需要的元件，如图1-2所示，点击OK即可将元件调入原理图编辑窗。将所有需要的元件都调入编辑窗。将各个元件采用单击鼠标并拖动的方法连接号电路图，然后分别在input和output的pin_name上双击使变为黑色，再分别输入各引脚名，如图1-3所示。图1-3选择File—>SaveAs命令，选择为此工程已建好目录，将设计好的原理图文件取名为h_adder.bdf同时使下方小框内出现“√”，点击保存会弹出“是否创建新工程”提示信息如图1-4所示。图1-4图1-5创建一个新工程：点击图1-4中“是”可进入创建工程向导（也可以File－>NewprojectWizard进入向导），此时看到的默认工程名、顶层实体名都为h_adder，此时将工程名换为f_adder顶层实体名不变，如图1-5所示。点击NEXT，再在弹出窗中点击NEXT，选择目标器件：MAXII系列EPMT1005C芯片。按照下列的方法完成半加器的编译、仿真。7.创建一个仿真波形文件：File－>New，在OtherFiles中选择VectorWaveformFile，如图1-6，进入波形编辑窗口。图1-6图1-78以扩展名为.VWF，文件名与编译的文件名相同，保存创建的仿真波形文件，如h_adder.vwf。9输入引脚：Name栏中点击鼠标右键，选择“InsertNodeorBus”，在其对话框中点击“NodeFinder”按钮，弹出“NodeFinder”对话框，Named：*；Filter：Pin:all，点击“List”，列出所有引脚，在其中选择需要仿真的引脚，如图1-7所示。它们将在波形编辑窗口中出现。图1-810对所有input引脚赋初值（所有可能出现的信号组合状态都要求存在），对所有output引脚赋随机值后，保存仿真波形文件，如图1-8所示。11开始仿真：选择Processing－>StartSimulation若仿真没有出错，则在完成仿真后，可以看到仿真结果波形，观察输入、输出波形逻辑关系是否是与设计要求相符，波形仿真无误后进行下步操作。选择Assignments－>pins，Pin标签页，再按下表分配引脚，如下表所示：引脚名称引脚编号连接网络引脚名称引脚编号连接网络aPin1Io1coPin3io3bPin2Io2soPin4Io413重编译：选择Processing－>StartCompilation命令，重新编译，完成后形成可配置到CPLD的h_adder.sof文件和配置到外部存储器的h_adder.pof文件。编程下载：使用，将ByteBlasterII下载电缆插入SOPC开发板的JTAG下载接口中。仔细检查确保接线无误后打开电源。在QuartusII软件中，选择Tools/Programmer菜单，出现如图1-8所示的编程配置界面。在”Mode”中选择JTAG，点击”AddFile”按钮添加需要配