EDA选择题含答案

A.CPLD是基于查找表结构的可编程逻辑器件B.CPLD即是现场可编程逻辑器件的英文简称2．基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能A.①②③④B.②①④③C.④③②①D.②④③①A．提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路B．提供设计的最总产品——模型库C．以可执行文件的形式提交用户，完成了综合的功能块4．下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的： BA．原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B．原理图输入设计方法一般是一种自底向上的设计方法C．原理图输入设计方法无法对电路进行功能描述D．原理图输入设计方法不适合进行层次化设计5．在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正A．PROCESS为一无限循环语句B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C．当前进程中声明的变量不可用于其他进程D．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成A．信号用于作为进程中局部数据存储单元B．变量的赋值是立即完成的C．信号在整个结构体的任何地方都能适用D．变量和信号的赋值符号不一样7．下列状态机的状态编码，方式有“输出速度快、难以有效控制非法状态出现”A．状态位直接输出型编码B．VITAL库C．STD库A．10*128*B．16*E*E1C．74HC1244.JTAG联合测试行动小组A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程,并且该过程与器B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束C.综合可以理解为将软件描述与给定的硬件结构用电路网表文件表示的映射过程，映射结果件A.面积优化方法，同时有速度优化效果B.速度优化方法，不会有面积优化效果C.面积优化方法，不会有速度优化效果D.速度优化方法，可能会有面积优化效果A.ifclk'eventandclk='1'thenB.ifclk'stableandnotclk='1'thenC.ifrising_edge(clk)thenD.ifnotclk'stableandclk='1'thenA.三态控制电路A.进程之间可以通过变量进行通信B.进程部由一组并行语句来描述进程功能C.进程语句本身是并行语句D.一个进程可以同时描述多个时钟信号的同步时序逻辑A.2*1111_1110*B.8*276*1．SOPC:可编程单片系统5．CPLD请指出下列两种可编程逻辑基于的可编程结构：12．在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。14．综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种D.综合是纯软件的转换过程，与器件硬件结构无关；B.idata<=b”0000_1111”;clk=‘1’thenB.iffalling_edge(clk)thenC.ifclk’eventandclk=‘0’thenD.ifclk’stableandnotclk=‘1’thenA.ROMB.CPLDC.FPGAD.GAL7.CPLD复杂可编程逻辑器件JTAG，jointtestactiongroup，联合测试行动小组的简称，又意指其提出的一种硬件测试标准，常用于器件测试、编程下载和配置等操作。A→→→→→E20．PLD的可编程主要基于A.LUT结构或者B.乘积项结构：请指出下列两种可编程逻辑基于的可编程结构：FPGA基于CPLD基于21．在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。对于A.FPGAB.CPLD两类器件：一位热码状态机编码方式适合于器件；顺序编码状态机编码方式适合于器件；____________A.资源共享B.流水线C.串行化D.关键路径优化23．综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。D.综合是纯软件的转换过程，与器件硬件结构无关；24．不完整的IF语句，其综合结果可实现。A.时序电路B.双向控制电路C.条件相或的逻辑电路D.三态控制电路个赋值语句是错误的。A.idata<="00001111";B.idata<=b"0000_1111";clk=‘1’thenB.iffalling_edge(cnC.ifclk’eventandclk=‘0’thenD.ifA.FPGAB.CPLDC.CPUD.GAL29．综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。31．流水线设计是一种优化方式，下列哪一项对资源共享描述正确_。bA.面积优化方法，不会有速度优化效果B.速度优化方法，不会有面积优化效果C.面积优化方法，可能会有速度优化效果D.速度优化方法，可能会有面积优化效果andclk=‘1’thenB.iffalling_edge(clk)thenC.ifclk’eventandclk=‘0’thenD.ifclk’stableandnotclk=‘1’then33．状态机编码方式中，其中占用A.状态位直接输出型编码个赋值语句是错误的。DA.idata<=“00001111”B.idata<=b”0000_1111”;C.idata<=*”AB”的功能块，但不涉及实现该功能块的具体电路的IP核为。DDa)综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；b)综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的c)为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；d)综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。38．进程中的信号赋值语句，其信号更新是C。两部分，结构体描述。Bd)器件外部特性与部功能。①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A.①③⑤B.②③④C.②⑤⑥D.①④⑥A.State0B.9moonC.Not_Aa)2*1111_1110*c)10*170*Synplify22.LPM参数可定制宏模块库24.UART串口（通用异步收发器）44．大规模可编程器件主要有FPGAA.CPLD是基于查找表结构的可编程逻辑器件；45．综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成a)综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的b)综合是纯软件的转换过程，与器件硬件结构无关；c)为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为强制综合。d)综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并a)提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；c)以网表文件的形式提交用户，完成了综合的功能块；①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定A.③①B.⑤②C.④⑤D.①②48．下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是