主存储器组织

5.4主存储器的组织

本节主要内容：用存储芯片构成主存储器1精选ppt5.4.1CPU与主存储器的连接存储器和处理器之间的接口信号2精选ppt主存储器的根本组织要解决的问题：

如何利用现有的芯片构造所需要的主存储器确定存储芯片的类型NVM,RAM确定所需存储芯片的数量确定扩展方式位扩展：字长的扩充字扩展：存储单元数的扩充字位同时扩展确定连接关系地址、数据和读写控制3精选ppt位扩展〔1〕位扩展，即每个存储单元二进制位数的扩展。例如：用16K×1的芯片组成16K×8的存储器，那么连接图如下：1414RDWRMEMABA13A0A13A0csA13A13A0A0D0D6D7DBcscs1414DDD4精选ppt位扩展数据线的连接字长：1位-->8位，每个芯片各提供1位各个芯片的数据引脚D分别连接到数据总线的D7~D0位1414RDWRMEMABA13A0A13A0csA13A13A0A0D0D6D7DBcscs1414DDD5精选ppt位扩展地址线的连接存储芯片和主存储器的存储单元数都为16K，那么地址线数都为14根。各个存储芯片14个地址引脚A13~A0并联到CPU地址总线。1414RDWRMEMABA13A0A13A0csA13A13A0A0D0D6D7DBcscs1414DDD6精选ppt位扩展片选信号线的连接回忆：片选信号的作用位扩展方式的各个芯片总是同时工作，因此各芯片的片选信号并联到CPU的MEM*信号线，该信号在CPU访问存储器时有效。1414RDWRMEMABA13A0A13A0csA13A13A0A0D0D6D7DBcscs1414DDD7精选ppt位扩展读写信号线的连接各个芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*，各个芯片同时读出或同时写入。1414RDWRMEMABA13A0A13A0csA13A13A0A0D0D6D7DBcscs1414DDD8精选ppt字扩展〔2〕字扩展，即存储单元数的扩展。例如：用16K×8的芯片组成64K×8的存储器，那么连接图如下RDWRA15D7～014141414A148A13～0csD7～0U02－4译码器110100A13～0csD7～0U3A13～0csD7～0U1A13～0MEM9精选ppt字扩展数据线的连接8位字长无需扩展，每个芯片的8根数据线D7~D0并联到CPU数据总线A15D7～014141414A148A13～0csD7～0U02－4译码器110100A13～0csD7～0U3A13～0csD7～0U1A13～0会不会多个芯片同时驱动数据总线，引起冲突？MEM10精选ppt字扩展地址空间分配主存：64K，芯片：16K当CPU访问某一个地址单元时，只有一个芯片的地址空间包含了要访问的单元地址，因此，4个芯片不能同时选中。芯片占据的地址空间

（16进制）片选地址

（A15A14）芯片内地址（A13~A0）U00000H~3FFFH0000000000000000~11111111111111U14000H~7FFFH0100000000000000~11111111111111U28000H~BFFFH1000000000000000~11111111111111U3C000H~FFFFH1100000000000000~11111111111111高位地址用于选择芯片低位地址用于片内寻址11精选ppt字扩展地址译码和片选线的连接4段地址空间由CPU的高位地址A15和A14区分。经2-4译码器产生4个选择信号，分别连接4个芯片的片选信号A15D7～014141414A148A13～0csD7～0U02－4译码器110100A13～0csD7～0U3A13～0csD7～0U1A13～0MEM12精选ppt字扩展地址线的连接CPU的其余14根地址线A13~A0连接到各个芯片的地址引脚，作为芯片内部存储单元的地址A15D7～014141414A148A13～0csD7～0U02－4译码器110100A13～0csD7～0U3A13～0csD7～0U1A13～0MEM13精选ppt字扩展读写信号线的连接所有芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*。这并不意味着所有的芯片同时读或写，受片选信号控制，只可能有一个芯片读出或写入。14精选ppt字位同时扩展〔3〕字位同时扩展。例:用16K×1的芯片组成64K×8的存储器RDWRM/IO14A15A142-4译码器110100A13～0141414A13～0csDU8A13～0csDU16A13～0csDU2414A13～0csDU010D0141414A13～0csDU9A13～0csDU17A13～0csDU2514A13～0csDU1D1141414A13～0csDU15A13～0csDU23A13～0csDU3114A13～0csDU7D7位扩展字扩展15精选ppt小结：MM与CPU的连接地址引脚：与地址总线AB低位地址相连，供CPU选择片内的某一存储单元。数据引脚：与数据总线DB相连，接受来自CPU的数据或向它们提供数据。片选端:通常连接着由地址总线AB的高地址经译码后的选择线，或直接连着CPU提供的内存操作控制线，实现CPU对内存操作的控制。RAM读/写端：与CPU的读/写控制线相连。ROM输出允许端：与CPU的读控制线相连。CSOE16精选ppt存储器的编址方式按字编址指令中操作数的单位是“字〞，

不能按字节操作假设字长32位，地址编排如以下图按字节编址既有按“字〞操作的指令，

也有按字节操作的指令。地址分为字地址和字节地址假设字长32位，地址编排如以下图17精选ppt端序〔2.2.3〕小端序〔Littleendian〕低字节存储在起始地址例：inti=0x04030201;大端序〔Bigendian〕高字节存储在起始地址例：inti=0x04030201;DEC和Intel的CPU一般采用小端，如PDP-11,80x86。

IBM、Motorola、Sun的机器一般采用大端。如SPARC

有的CPU即能工作于小端，又能工作于大端，如ARM，PowerPC，Alpha。18精选ppt测试对齐方式的C程序#include<stdio.h>int

main(int

argc,

char

*argv[]){

int

i

=

1;

if

((*(char

*)&i)

==

1)

printf("littleendian\n");

else

printf("bigendian\n");

return

0;}19精选ppt实验四 主存储器组织20精选ppt例题：某计算机的主存地址空间中，从地址0000H到3FFFH为ROM存储区域；从4000H到5FFFH为保存地址区域，暂时不用；从6000H到FFFFH为RAM地址区域。CPU的地址线为16根〔A15-A0〕，数据线为8根〔D7~D0〕，控制信号有读写控制RD*、WR*和访存请求MREQ*。RAM芯片的控制信号为CS*和WR*、RD*,ROM芯片的控制信号为CS*和OE*。如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。21精选ppt解题过程(1)写出对应的二进制地址码(2)确定芯片的数量及类型0000000000000000A15A14A13A12A11A10…A7…

A4A3…

A0…00111111111111110110000000000000…1111111111111111214=16KB64K-24K

=40KBRAM10片4K×8位ROM2片8K×8位22精选ppt(3)分配地址线0000000000000000A15A14A13A12A11A10…A7…

A4A3…

A0…00111111111111110110000000000000…111111111111111116KB40KB10片RAM2片ROMROM芯片：8K×8=213×8，那么片内地址线A12~A0RAM芯片：4K×8=212×8，那么片内地址线A11~A023精选ppt(4)确定片选信号 地址译码可采用以8KB为区域单位，将64KB的存储空间分为8个8KB的区域，那么一个这样的区域内包含1片ROM或2片RAM。采用3-8译码器，用地址的高3位作为译码器的输入信号。对于RAM，A12用于选择单位区域内的两个RAM芯片之一，而对于ROM，A12作为片内地址。A15~A13A12~A0地址范围芯片0000……0

1……10000H~1FFFHROM0010……0

1……12000H~3FFFHROM0100……0

1……14000H~5FFFH保留0110……0

1……16000H~7FFFH2片RAM1110……0

1……1E000H~FFFFH2片RAM24精选ppt

25精选ppt

如果地址译码采用以4KB为区域单位，将64KB的存储空间分为16个4KB的区域，那么一个这样的区域内包含半片ROM或1片RAM。采用4-16译码器，用地址的高4位作为译码器的输入信号。26精选ppt练习(2006年B卷)用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，CPU寻址空间为64KB，其中RAM的地址为0000H～5FFFH，ROM的地址为6000H～9FFFH，两种芯片各需要多少片？片选信号如何产生？画出此存储器组成结构图及与CPU的连接图。答：RAM的地址范围为0000_0000_0000_0000~0101_1111_1111_1111，容量为24K(214+213)。RAM芯片容量为8K,RAM芯片字长为4位，故需要8K×4的芯片6片。ROM的地址范围为0110_0000_0000_0000~1001_1111_1111_1111。ROM芯片容量为8K，低位地址A12~A0为0_0000_0000_0000~1_1111_1111_1111，高位地址A15A1