第四章 数电课件

4.1

概述4.2组合逻辑电路的分析4.3

常用集成组合逻辑电路4.4组合逻辑电路的设计

4.组合逻辑电路1、什么是组合逻辑电路？如果电路在任何时刻的输出，仅仅决定于该时刻的输入，与电路原来的状态无关，则此类逻辑电路统称为组合逻辑电路

。

4.1

概述一、逻辑电路的分类根据逻辑功能的不同特点，数字电路分为：1、组合逻辑电路

(Combinational

LogicCircuits)2、时序逻辑电路

(Sequential

LogicCircuits)二、组合逻辑电路及其特点2、特点（1）逻辑功能方面：（2）电路结构方面：无记忆能力不包含存储单元，仅由门电路构成4.2

组合逻辑电路的分析根据给定组合逻辑电路，找出电路输出与输入之间的逻辑关系，确定逻辑功能。一、任务二、分析步骤根据给定逻辑图，写逻辑函数式；化简逻辑函数式；由逻辑函数式，列真值表；概括逻辑功能；例1、分析单输出组合逻辑电路，确定逻辑功能。ⅠⅡ&Y1&Y2&Y3ABC≥1Y解：

⑴写出逻辑表达式Ⅰ:Ⅱ:Y1=AB,Y2=BC,Y3=ACY=Y1＋Y2＋Y3=AB+BC+AC4.2

组合逻辑电路的分析⑵列真值表⑶逻辑功能分析三人多数表决电路Y=AB+BC+AC4.2

组合逻辑电路的分析

Y

ABC

111

110

101

100

011

010

001

000

Y

ABC1

1111

1101

1010

1001

0110

0100

0010

000

Y

ABC1

1111

1101

1010

1001

0110

0100

0010

000

Y

ABC三个输入中至少有两个为1时，输出为1。若输入为1，表示赞同；输入为0，表示反对；例2、分析多输出组合逻辑电路，确定逻辑功能。ⅠⅡⅢ解：⑴

写出逻辑表达式Ⅰ:Y1

=ABⅡ：Y2=AY1,Y3=BY1,C=Y1,Ⅲ:S=

Y2Y3Y1AB&Y2&Y3&1S&C4.2

组合逻辑电路的分析⑵

化简⑶列真值表

S=

Y2Y3＝AY1•BY1＝AY1＋BY1＝（A＋B）Y1＝（A＋B）•AB＝（A＋B）•（A＋B）＝AB＋AB＝A⊕BC=Y1=AB⑷逻辑功能分析A—被加数B—加数S—半加和C—向高位的进位输出一位半加器4.2

组合逻辑电路的分析

11

10

01

00

SC

AB

11

10

01

00

00

SC

AB

11

10

10

01

00

00

SC

AB

11

10

10

10

01

00

00

SC

AB

01

11

10

10

10

01

00

00

SC

AB=1&ABS＝A⊕BC＝A•B逻辑图ABSCΣ4.2

组合逻辑电路的分析S＝A⊕BC＝A•B4.3

常用集成组合逻辑电路一、加法器

（Adder)1、1位全加器（FullAdder)（1）什么是全加？将两个二进制数和来自低位的进位3个数相加（2）如何设计一个1位全加器？本节学习方法：不必深究内部的逻辑结构，重点放在功能表，了解主要功能及其如何实现。CPU—ALU（算术逻辑单元）①

根据二进制加法运算规则，列真值表设：A、B—被加数、加数

CI—来自低位的进位输入S—全加和4.3

常用集成组合逻辑电路例1、设计一位全加器解：CO—向高位的进位输出

SCO

ABCI

111

110

101

100

011

010

001

000

SCO

ABCI

111

110

101

100

011

010

001

00

000

SCO

ABCI

111

110

101

100

011

010

1

0

001

00

000

SCO

ABCI

111

110

101

100

011

1

0

010

1

0

001

00

000

SCO

ABCI

111

110

101

100

0

1

011

1

0

010

1

0

001

00

000

SCO

ABCI

111

110

101

1

0

100

0

1

011

1

0

010

1

0

001

00

000

SCO

ABCI

111

110

0

1

101

1

0

100

0

1

011

1

0

010

1

0

001

00

000

SCO

ABCI

111

0

1

110

0

1

101

1

0

100

0

1

011

1

0

010

1

0

001

00

000

SCO

ABCI

1

1

111

0

1

110

0

1

101

1

0

100

0

1

011

1

0

010

1

0

001

00

000

SCO

ABCI②

写逻辑函数式S＝ABCI＋ABCI＋ABCI＋ABCI＝CI（AB＋AB）＋CI（AB＋AB）＝CI（A⊕B）＋CI（A⊕B）＝A⊕B⊕CIABCIABCIABCIABCICO＝ABCI＋ABCI＋ABCI＋ABCI＝CI（A⊕B）＋AB4.3

常用集成组合逻辑电路

1

1

111

0

1

110

0

1

101

1

0

100

0

1

011

1

0

010

1

0

001

00

000

SCO

ABCIABCIABCIABCIABCIS＝A⊕B⊕CI③

画逻辑图=1=1ABCIS&&≥1CO如何用半加器实现全加？ABSCΣABSCΣABA⊕BA•BCIA⊕B⊕CI（A⊕B）CI≥1A•B＋(A⊕B)CI全加器S＝A⊕B⊕CICO＝AB＋CI（A⊕B）4.3

常用集成组合逻辑电路4.3

常用集成组合逻辑电路2、多位串行进位加法器AB

CI

CO

SAB

CI

CO

SAB

CICO

SAB

CI

CO

S

A3

B3

A2

B2

A1

B1

A0

B0CO

S3S0S1S2LSBMSB依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI，即可构成多位加法器。例、用4位二进制加法器实现两个7位二进制数的加法运算A3A2A1A0

B3B2B1B0S3S2S1S0COCIΣ-H

A3A2A1A0

B3B2B1B0S3S2S1S0COCIΣ-L

A3A2A1A0

B3B2B1B00S3S2S1S0

A6A5A4

B6B5B4S7S6S5S44.3

常用集成组合逻辑电路00译码器二进制代码高低电平信号1、逻辑功能2、常用类型二进制译码器（变量译码器）◆二－十进制译码器（码制译码器）◆显示译码器◆4.3

常用集成组合逻辑电路二、译码器（Decoder)将输入的二进制代码译成对应的输出高、低电平信号。二进制地址输入使能控制译码输出低有效1004.3

常用集成组合逻辑电路3、二进制译码器74LS138A0A1A2Y0Y1Y7•••EN&S1S2S3（1）3线－8线译码器74LS138

真值表4.3

常用集成组合逻辑电路Y0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

0

1111111

000

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

1

0111111

001

0

1111111

000

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

1

1011111

010

1

0111111

001

0

1111111

000

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

1

1101111

011

1

1011111

010

1

0111111

001

0

1111111

000

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

1

1110111

100

1

1101111

011

1

1011111

010

1

0111111

001

0

1111111

000

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

1

1111011

101

1

1110111

100

1

1101111

011

1

1011111

010

1

0111111

001

0

1111111

000

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

1

1111101

110

1

1111011

101

1

1110111

100

1

1101111

011

1

1011111

010

1

0111111

001

0

1111111

000

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入

1

1111110

111

1

1111101

110

1

1111011

101

1

1110111

100

1

1101111

011

1

1011111

010

1

0111111

001

0

1111111

000

0

1

11111111xxxx

0

11111111xxx

1

xY0Y1Y2Y3Y4Y5Y6Y7

A2A1A0

S2＋S3S1输出

输入禁止正常工作

11111101

110

11101111

011

11110111

100

11111011

101

11011111

010

10111111

001

01111111

000

0

1

x0

11111111

xxx

1x

11111110

111Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0S2＋S3S1禁止正常工作①当S1＝1、S2＝S3＝0

时，译码器处于工作状态，Y0

Y7状态由地址输入A0

A2

确定；②当S1＝0

或S2＝1

或

S3＝1

时，译码器被禁止，所有输出端Y0

Y7被封锁为高电平；

11111101

110

11101111

011

11110111

100

11111011

101

11011111

010

10111111

001

01111111

000

11111110

111Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0Y0=Y1=Y7=••

•A2•A1•A0

A2•A1•A0

4.3

常用集成组合逻辑电路A2•A1•A0

∴Y0

Y7是输入变量A0

A2的全部最小项的译码输出。例：P177【例4.3.2】试用两片3线－8线译码器74LS138组成4线－16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平输出信号Z0~Z15。4.3

常用集成组合逻辑电路第4个地址输入端A、当D3＝0时，片1工作，片2禁止；

D3D2D1D0＝0000~0111B、当D3＝1时，片1禁止，片2工作；D3D2D1D0＝1000~11114.3

常用集成组合逻辑电路74LS138（1）A0A1A2S1S2S3Z0Z1Z7Z8Z9Z1574LS138（2）A0A1A2S1S2S3D0D1D2＋5VD3074LS138（1）A0A1A2S1S2S3Z0Z1Z7Z8Z9Z1574LS138（2）A0A1A2S1S2S3D0D1D2＋5VD374LS138（1）A0A1A2S1S2S3Z0Z1Z7Z8Z9Z1574LS138（2）A0A1A2S1S2S3D0D1D2＋5VD3174LS42A0A1A2Y0Y1Y9•••A3译码输出BCD代码输入4.3

常用集成组合逻辑电路4、二－十进制译码器（码制译码器）（1）逻辑功能原理与二进制译码器类似，可将输入BCD码的10个代码译成10个高、低电平输出信号。（2）真值表9876543210

Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9

A3A2A1A0

序号

111111111

0

10019

11111111

0

1

10008

1111111

0

11

01117

111111

0

111

01106

11111

0

1111

01015

1111

0

11111

01004

111

0

111111

00113

11

0

1111111

00102

10

11111111

00011

0111111111

00000

Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9

A3A2A1A0

序号

1111111111

1111

15

1111111111

1110

14

1111111111

1101

13

1111111111

1100

12

1111111111

1011

11

1111111111

1010

10

111111111

0

10019

11111111

0

1

10008

1111111

0

11

01117

111111

0

111

01106

11111

0

1111

01015

1111

0

11111

01004

111

0

111111

00113

11

0

1111111

00102

10

11111111

00011

0111111111

00000

Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9

A3A2A1A0

序号二－十进制译码器74LS42真值表伪码4.3

常用集成组合逻辑电路5、显示译码器（1）七段数码管由七个线段拼合而成，每个线段都是一个发光二极管。abcdefg共阴极abcdefgabcdefg共阳极COMCOM4.3

常用集成组合逻辑电路（2）显示译码器将BCD代码译成数码管所需的驱动信号，使数码管用十进制数字显示出BCD代码所表示的数值。BCD代码显示译码器ABCDabcde

fgabcgdef00001111110000101100001101101111100100100011由此可见，现在与每个输入代码对应的输出不再是某一根输出线上的高、低电平，而是另一个7位代码。共阴极管1、逻辑功能4.3

常用集成组合逻辑电路三、数据分配器（Demultiplexer)将输入的数据通过由地址指定的一根输出线送出＝00DY0Y1Y2Y3数据输出A0A1地址控制数据输入＝01Y3Y0Y1Y2DMUXA0A1D逻辑符号示意图带有控制输入端的译码器，可用作数据分配器。2、用译码器构成数据分配器4.3

常用集成组合逻辑电路如何用74LS138构成数据分配器？Y0Y1Y774LS138A2A1A0

S1S2S3•••地址输入端数据输出端＋5V数据输入端D0000011结论：当A2A1A0＝000时，①

D

Y0②

Y1

~Y7

≡1示意图4.3

常用集成组合逻辑电路1、逻辑功能四、数据选择器（Multiplexer)根据地址从一组输入数据中选中某一个，并传送至公共的数据输出端，其逻辑功能与数据分配器相反。D0D1D2D3A0A1数据输出地址控制数据输入Y＝00＝014.3

常用集成组合逻辑电路2、4选1数据选择器（74LS153）½74LS153D10D11D12D13数据输入S1A1A0地址输入选通输入Y1数据输出

Y1

A1A0S1输出

输入

0xx

1

Y1

A1A0S1输出

输入

D10

00

0

0xx

1

Y1

A1A0S1输出

输入D11

01

D10

00

0

0xx

1

Y1

A1A0S1输出

输入D13

11D12

10D11

01

D10

00

0

0xx

1

Y1

A1A0S1输出

输入功能表S1＝1，MUX输出被封锁为0Y1＝A1A0D10＋A1A0D11

＋A1A0D12＋A1A0D13双4选1数据选择器

例、分析组合逻辑电路的逻辑功能BMUXD0D1D2D3YA1A0MUXD0D1D2D3YA1A010C1AJS解：①直接写出J、S的逻辑函数式4.3

常用集成组合逻辑电路J＝AB•0＋AB•C＋AB•C＋AB•1

S＝AB•C＋AB•C＋AB•C＋AB•C

J＝AB•0＋AB•C＋AB•C＋AB•1

＝ABC＋ABC＋AB

S＝AB•C＋AB•C＋AB•C＋AB•C

1位二进制全加器②列真值表③概括逻辑功能4.3

常用集成组合逻辑电路

1

1

111

0

1

110

0

1

101

1

0

100

0

1

011

1

0

010

1

0

001

00

000

SJ

ABC74LS151D0D1D2D3D4D5D6D7数据输入SA2A1A0地址输入选通输入YW数据输出原码反码互补输出4.3

常用集成组合逻辑电路3、8选1数据选择器（74LS151）74LS151功能表A2A1A0•

D0A2A1A0•

D1A2A1A0•

D2A2A1A0•

D4A2A1A0•

D3A2A1A0•

D5A2A1A0•

D6A2A1A0•

D74.3

常用集成组合逻辑电路

D6

D6110

D3D3011

D4D4100

D5D5101

D2

D2010

D1D1001

D0D0

000

0

01xxx

1

D7D7111Y

W

A2A1A0S正常工作禁止Y＝A2A1A0

•D0＋A2A1A0

•D1＋A2A1A0

•D2＋A2A1A0

•D3＋A2A1A0

•D4＋A2A1A0

•D5＋A2A1A0

•D6＋A2A1A0

•D7例1、用双4选1MUX组成8选1MUXD0D1D2D3D4D5D6D7A0A1A2174LS153Y≥1D10D11D12D13Y1D20D21D22D23S2Y2D10D11D12D13S1Y1

A1A04.3

常用集成组合逻辑电路0D0D1D2D3D4D5D6D7A0A1A2174LS153Y≥1D10D11D12D13Y1D20D21D22D23S2Y2D10D11D12D13S1Y1

A1A00D0D1D2D3D4D5D6D7A0A1A2174LS153Y≥1D10D11D12D13D20D21D22D23S2Y2D10D11D12D13S1Y1

A1A01D0D1D2D3D4D5D6D7A0A1A2174LS153Y≥1D10D11D12D13D20D21D22D23S2Y2D10D11D12D13S1Y1

A1A08选14、应用4选1MUXY=D0•(A1A0)+D1•(A1A0)+D2•(A1A0)+D3•(A1A0)8选1MUXY=D0•(A2A1A0)+D1•(A2A1A0)+D2•(A2A1A0)+D3•(A2A1A0)+D4•(A2A1A0)+D5•(A2A1A0)+D6•(A2A1A0)+D7•(A2A1A0)4.3

常用集成组合逻辑电路作函数发生器——实现逻辑函数

使用MUX可方便地实现单输出逻辑函数解：方法1

逻辑函数式对比法＝ABC+ABC+ABC+ABC+ABC+ABC8选1

MUXY(A,B,C)＝D0•（ABC）＋D1•（ABC）＋D2•（ABC）＋D3•（ABC）＋D4•（ABC）＋D5•（ABC）＋D6•（ABC）＋D7•（ABC）Y(A,B,C)＝AB+AC+BC待实现函数＝0

•ABC+1

•ABC+1

•ABC+1

•ABC+1

•ABC+1

•ABC+1

•ABC+0

•ABCD0＝D7＝0D1~D6＝14.3

常用集成组合逻辑电路例3、用8选1MUX实现函数Y(A,B,C)＝AB+AC+BC

10

1

1

1

1

1000011110ABC01Y＝AB＋AC＋BC8选1

MUXD5D7D3D1D4D6D2D000011110A2A1A0001方法2

卡诺图对比法4.3

常用集成组合逻辑电路8选1MUXD0D1D2D3D4D5D6D7A2A1A0Y

SABC“1”Y＝AB＋AC＋BC逐项比较：D0＝D7＝0，D1~D6＝1变量高位对应接至地址高位1、用具有n个地址输入端的数据选择器，实现n变量逻辑函数MUX的地址输入端依次接各输入变量MUX的数据输入端按卡诺图对应连接2、用具有n个地址输入端的数据选择器，实现小于n变量逻辑函数将高位地址输入端接地4.3

常用集成组合逻辑电路用数据选择器实现逻辑函数只用低位数据输入端对两个位数相同、无符号二进制数进行数值比较，并判定大小关系的算术运算电路。2、惯用符号COMPA3A2A1A0B3B2B1B0a>b

a=ba<bA>B

A=BA<B输入A输入B级联输入比较输出4.3

常用集成组合逻辑电路1、功能五、数值比较器（Comparator)4位二进制数比较器7485功能表

0

01001A0=B0A1=B1A2=B2A3=B3

0

10

0

10A0=B0A1=B1A2=B2A3=B3

1

00

100A0=B0A1=B1A2=B2A3=B3

1

00xxxA0>B0A1=B1A2=B2A3=B3

0

01xxxA0<B0A1=B1A2=B2A3=B3

1

00xxxxA1>B1A2=B2A3=B3

0

01xxxxA1<B1A2=B2A3=B3

0

01xxxxx

xA3<B3

0

01xxxxxA2<B2A3=B3

1

00xxxxxA2>B2A3=B3

1

00xxxxx

xA3>B3A>BA=BA<Ba>ba=ba<bA0B0A1B1A2B2A3B3

比较输出

级联输入

比较输入4.3

常用集成组合逻辑电路例1、用7485构成4位二进制数的判别电路，当输入二进制数A3A2A1A0≥（1010）2时，判别电路输出F为1，否则输出F为0。解：A3A2A1A01010010F≥14.3

常用集成组合逻辑电路7485A3A2A1A0B3B2B1B0a>b

a=ba<bA>B

A=BA<B根据逻辑功能的要求以及器件资源，设计出实现这一功能的最佳电路。4.4

组合逻辑电路的设计一、任务二、采用门电路设计组合逻辑电路◆建立描述逻辑问题的真值表◆分析已知条件与实现功能间的因果关系◆确定输入变量、输出变量◆列真值表◆由真值表写出逻辑函数式◆化简逻辑函数式◆逻辑函数式变换◆画逻辑图1、步骤例1、国际展览中心举办计算机展，入场券有红、黄两种，规定外宾使用红票，内宾使用黄票，在入口处设自动检票机，符合条件者放行，试设计此检票机，并分别用下列门实现：4.4

组合逻辑电路的设计（1）与非门（2）或非门（3）与或非门2、举例解：①

设定输入、输出变量4.4

组合逻辑电路的设计参观者A0内宾1

外宾持红票

B0无红票1有红票持黄票

C0无黄票1有黄票输出变量Y0禁止入内1放行

②

列真值表Y

ABC

111

110

101

100

011

010

001

000Y

ABC

111

110

101

100

011

010

001

0

000Y

ABC

111

110

101

100

011

010

1

001

0

000Y

ABC

111

110

101

100

011

0

010

1

001

0

000Y

ABC

111

110

101

100

1

011

0

010

1

001

0

000Y

ABC

111

110

101

0

100

1

011

0

010

1

001

0

000Y

ABC

111

110

0

101

0

100

1

011

0

010

1

001

0

000Y

ABC

111

1

110

0

101

0

100

1

011

0

010

1

001

0

000Y

ABC

1

111

1

110

0

101

0

100

1

011

0

010

1

001

0

000Y

ABC

ABC

ABC

ABC

ABC③根据真值表，写出逻辑函数式Y＝ABC＋ABC＋ABC＋ABC=AC+AB

1

111

1

110

0

101

0

100

1

011

0

010

1

001

0

000Y

ABC④根据所用器件，对Y进行函数变换A、与非门=AC+ABY=AC+AB=AC

•ABB、或非门

0

1

1

1

0

1

0

0AB

C01

0001

1110Y＝（A＋C）•（A＋B）

＝（A＋C）•（A＋B）

＝A＋C＋

A＋B4.4

组合逻辑电路的设计C、与或非门

＝A＋C＋

A＋BY

＝A•C＋

A

•Bⅰ、用与非门实现ⅱ、用或非门实现ⅲ、用与或非门实现&YABAC≥1⑤画逻辑图4.4

组合逻辑电路的设计&&&YACBAYAC≥1≥1≥1AB例2、某化学试验室有化学试剂24种，在配方时，必须遵守下列规定：①第1号不能与第15号同时用②第2号不能与第10号同时用③第5、9、12号不能同时用④用第7号时必须同时配用第18号⑤同时用第10、12号时，必须配用第24号请设计一个逻辑电路，能在违反上述任何一个规定时，发出报警信号。4.4

组合逻辑电路的设计解：4.4

组合逻辑电路的设计

设定输入、输出变量化学试剂

A1

A240不使用该试剂1

使用该试剂输出变量

Z1

Z50不违反规定1

违反规定①

规定1

——

A1

和A15

不能同时使用

Z1＝A1•A15

②

规定2

——

A2

和A10

不能同时使用

Z2＝A2•A10③规定3

——

A5、A9

和A12

不能同时使用

Z3＝A5•A9•A12

④规定4

——

用A7时，必须同时配用A18

Z4＝A7•A18

⑤规定5

——用A10、A12，必须同时配用A24

Z5＝A10•A12•A24Z＝Z1＋Z2＋Z3＋Z4＋Z5&A1A15Z1=A1•A15&A2A10Z2=A2•A10&A5A9Z3=A5•A9•A10A10&A18A7Z4=A7•A181&A24A10Z5=A10•A12•A241A121≥1Z逻辑图4.4

组合逻辑电路的设计例3、某研修班开设微机原理、信号处理、数字通信和网络技术4门课程，若考试通过，可分别获得5学分、4学分、3学分和2学分；否则，得0分。规定至少获得9个学分才可结业。试用与非门设计一个组合逻辑电路，判断研修生能否结业。解：

①

设定输入变量、输出变量4.4

组合逻辑电路的设计输入变量A、B、C、D0未取得该学分1

取得该学分输出变量F0不可结业1

可结业

9

7

6

4

5

3

2

0学分

1

0111

0

0110

0

0101

0

0100

0

0011

0

0010

0

0001

0

0000

FABCD

14

12

11

9

10

8

7

5学分

1

1111

1

1110

1

1101

1

1100

1

1011

0

1010

0

1001

0

1000

FABCD②

列真值表4.4

组合逻辑电路的设计③

写逻辑函数式

01

0

0

1

1

1

0

0

1

0

0

0

1

0

0ABCD

00011110000111

10F=AB+BCD+ACDA:5分,B:4分,C:3分,D:2分=AB+BCD+ACD=AB•BCD•ACD④函数变换F=AB+BCD+ACD⑤

画逻辑电路图4.4

组合逻辑电路的设计&&&ABCD&F例4、用8选1数据选择器实现4变量逻辑函数F（A,B,C,D）＝Σm（1,5,6,7,9,11,12,13,14）（1）扩展法解:思路：先将2片8选1数据选择器扩展为16选1数据选择器，再用生成的16选1数据选择器实现4变量函数。4.4

组合逻辑电路的设计三、采用MSI设计组合逻辑电路思路：采用逻辑函数对比法8选1MUX101234567S1Y1

A2A1A08选1MUX289101112

1314

15

S2Y2

A2A1A0BCDA1≥1F＋5V

＝Σm（1,5,6,7,

9,11,12,13,14）Y1＝Σm(1,5,6,7)Y2＝Σm(9,11,12,13,14)4.4

组合逻辑电路的设计（1）扩展法F＝Σm（1,5,6,7,9,11,12,13,14）

C

00011110AB014.4

组合逻辑电路的设计（2）降维法在函数的卡诺图中，函数的所有变量均为卡诺图的变量，卡诺图的变量数称为该图的维数。如果把某些变量也作为卡诺图小方格内的值，则会减少卡诺图的维数，这种卡诺图称为降维图。

1

1

1

0

0

1

1

0

1

1

0

0

0

0

0

0ABCD

0001111000011110F

函数的卡诺图00DD011D

CD1

1

0DD

0

000011110AB013变量降维图

什么是降维图？00011110DD

10D

1DDABC01②降维A00100011110D5D7D3D1D4D6D2D0A2A1逐项对比（2）降维法

0

1

1

0

1

0

1

0

1

1

1

1

0

1

0

0ABCD

0001111000011110

0

1

1

0

1

0

1

0

1

1