哈工大数字逻辑12单元

Unit12——Asynchronoussequentialcircuitdesign张彦航SchoolofComputerScienceZhangyanhang@（二）不完全定义状态表的化简方法

——用隐含表法相容状态——输出与次态的确定部分满足合并条件的两个状态（如a和b）称为相容状态，或称相容状态对，记为(a,b

)0

1

aa/Φ

Φ/Φ

bc/1b/0cd/0Φ/1dΦ/Φb/Φ

ea/0c/1snx相容状态无传递性——若状态Si和Sj相容，状态Sj和Sm相容，则状态Si和Sm不一定相容，称为相容状态无传递性，如：a和b相容，a和c相容,但b和c不相容相容类

——俩俩相容的状态集合，称为相容类，如：若有(Si,Sj)、(Sj,Sm)和(Si,Sm)，则有相容类（Si,Sj,Sm）最大相容类

——若一个相容类不包含在其它任何相容类之中，则称其为最大相容类例：0

1

aa/Φ

Φ/Φ

bc/1b/0cd/0Φ/1dΦ/Φb/Φ

ea/0c/1snx①建立隐含表,进行顺序比较和追踪abcd√√

ad

ac×ad

bc

√

√

×

√

√

√

edcbab、ac

、ad

、ae、bd、cd、ce②相容类：相容类：③最大相容类：ab、ac

、ad

、ae、bd、cd、ceab、ad

、bdabdac、ad

、cdacdac、ae

、ceace直观法合并图法abdacdacebacde④确定原始状态表的最小闭合覆盖集最小闭合覆盖集应满足的三个条件：该集应覆盖全部原始状态，不得遗漏,即原始状态中的每个状态至少包含于该集的一个相容类（或最大相容类）该集的任一个相容类（或最大相容类）在任何输入下所产生的次态应属于该集的某个相容类（或最大相容类）——称闭合性在满足上述两个要求的前提下，该集的相容类（或最大相容类）应为最少——具有最小性

相容类覆盖性闭合性

abcdex=0x=1abd√√√acbacd√√√adbace√√√adcab√√acbac√√adΦad√√abae√√acbd√√cbcd√√dbce√√ad

c闭合覆盖表0

1

aa/Φ

Φ/Φ

bc/1b/0cd/0Φ/1dΦ/Φb/Φ

ea/0c/1snx

找出覆盖集，方案很多，如：[abd,ace][abd,ce][acd,ab,ae]……

为满足最小性，从中选取相容类（或最大相容类）个数最少的集合，则可选取：

[abd,ace][abd,ce][ace,bd]

讨论闭合性：abdX=0X=1acb是ace的子集是abd的子集aceX=0X=1adc是abd的子集是ace的子集次态次态满足闭合性abdX=0X=1

acb既不是abd的子集，也不是ce的子集是abd的子集ceX=0X=1adc次态次态不满足闭合性0

1

aa/Φ

Φ/Φ

bc/1b/0cd/0Φ/1dΦ/Φb/Φ

ea/0c/1snxaceX=0X=1adc既不是ace的子集，也不是bd的子集是abd的子集bdX=0X=1cb次态次态不满足闭合性所以：最小闭合覆盖集为——abd,ace⑤

建立状态表q1=（abd）q2=（ace）设：0

1

q1q2/0

q1/1

q2

q1/0q2/1snxSn+1/Z0

1

aa/Φ

Φ/Φ

bc/1b/0cd/0Φ/1dΦ/Φb/Φ

ea/0c/1snx异步时序逻辑设计异步时序电路中，没有统一的时钟脉冲输入信号的变化将直接引起电路状态的改变时钟脉冲作为一个输入变量考虑特点：异步时序电路中的状态分为稳定状态和不稳定状态两种异步时序电路中要求只有在电路处于稳定状态时，输入信号才能发生改变，即每次输入信号发生变化后，必须等电路进入稳定状态，才允许输入信号再次发生改变为了避免电路中出现竞争冒险，异步时序电路中每一时刻仅允许一个输入信号发生变化异步时序电路中：外部时钟脉冲并不一定都送到各触发器的时钟端输入信号都以脉冲形式出现

0——表示没有输入脉冲

1——表示有输入脉冲3.在同一时间内，输入脉冲只在一个输入端上出现，不允许两个脉冲同时输入。n个输入端有n＋1个输入组合例：异步时序中，X1X2X3是三个输入端，有四种输入组合：000、001、010、100其中：000——表示没有脉冲输入，不会使电路状态发生变化，为无效输入组合。011、101、110、111是不允许出现的组合例1：试用DFF设计一个X1－

X2－

X2脉冲序列检测器，其中X1、X2为不同时出现的脉冲X1－

X2－

X2检测器X1X2Z分析：该检测器有两个脉冲序列输入端X1和X2，当X1先输入一个脉冲，紧接着X2输入两个脉冲，输出Z便在第二个X2脉冲出现时刻产生一个脉冲。X1X2Z一、建立原始状态表：①设状态——S0——X1X2＝00时S1——收到X1时，X1X2＝10S2——收到X1-X2时，X1X2X1X21001S3——收到X1-X2-X2时,X1X2X1X2X1X2

且Z＝1100101②状态转换情况S000X1X2＝10X1X2＝01S0S110X1X2X3

＝10X1X2X3

＝01S2S101Z＝1X1X2＝01X1X2＝10S1S301X1X2＝01X1X2＝10S1S0S0S1S2S301/010/001/010/001/101/010/010/0X1X2/Z④状态表10

0

1

S0

S1/0S0/0

S1S1/0S2/0

S2

S1/0S3/1

S3

S1/0S0/0YnYn+1/ZX1X2二、状态表化简√

√

10

0

1

S1

S1/0S2/0

S2S1/0S3/1

S3

S1/0S3/0

YnxYn+1/Z三、状态编码——根据次佳编码：原则1：S1S2、S1S3、S2S3应取相邻编码原则2：S1S2、S1S3应取相邻编码原则3：S1S3、S1S2、S2S3应取相邻编码结论：S1S3、S1S2应取相邻编码S1——00S2——01S3——1010

0

1

00

00/001/001

00/010/110

00/010/0

YnxYn+1/Z四、DFF的激励表QnQn+1CPD000×01111010110×

CP=1,Qn+1=DCP=0,Qn+1=QQn+1=D.CP+Q.CP将CP看作控制函数后，D触发器的特征表达式为X1X2Y1Y2

Y1n+1

Y2n+1

CP1D1CP2

D2

Z100000

0×0×01001000×10

0101000

100×01011×

×

×

××

××01000

10×

1

10010110111010110100×

0×

00111×

×

××××

×0000000×0×00001010×0×00010100×0×00011×××××××1100×××××××1101×××××××1110×××××××1111×××××××1×00××××0×100×000001111000011110X1X2Y1Y20×××××××××1×××××

0001111000011110X1X2Y1Y2CP1D10×10××××0×110×000001111000011110X1X2Y1Y2CP2××0×××××××01××××

0001111000011110X1X2Y1Y2D20×00××××0×100×000001111000011110X1X2Y1Y2ZCP1＝X1Y1＋

X2Y2

CP2＝X1Y2＋

X2Y1D1＝Y1D2＝Y2Z

＝X2Y2五、逻辑图+01D201D1Y1Y2C2C1Y1Y1Y2X2X1Y2+Z例2：设计一个X1－

X2－

X3检测器X1－

X2－

X3检测器X1X2X3ZX1X2X3Z一、建立原始状态表①设状态S0——X1X2X3＝000时S1——收到X1时，X1X2X3＝100S2——收到X1-X2时，X1X2X3X1X2X3100010S3——收到X1-X2-X3时,X1X2X3X1X2X3X1X2X3

且Z＝1100010001X1X1X1Z②状态转换情况S0000X1X2X3

＝100X1X2X3

＝010X1X2X3

＝001S0S0S1100X1X2X3

＝100X1X2X3

＝010X1X2X3

＝001S0S2S1001Z＝1X1X2X3

＝001X1X2X3

＝010X1X2X3

＝100S1S0S3010X1X2X3

＝001X1X2X3

＝010X1X2X3

＝100S1S0S0S0S1S2S3010/0100/0010/0001/0001/1001/0100/0100/0X1X2/Z100/0010/0④状态表二、状态表化简√

√

000

100010001

S0

S0/0S1/0S0/0S0/0

S1S1/0S1/0S2/0S0/0

S2

S2/0S1/0S0/0S3/1

S3

S3/0S1/0S0/0S0/0YnYn+1/ZX1X2X3

000

100010001

S0

S0/0S1/0S0/0S0/0

S1S1/0S1/0S2/0S0/0

S2

S2/0S1/0S0/0S0/1YnYn+1/ZX1X2X3三、状态编码——根据次佳编码：

000

100010001

S0

S0/0S1/0S0/0S0/0

S1S1/0S1/0S2/0S0/0

S2

S2/0S1/0S0/0S0/1YnYn+1/ZX1X2X3S0——00S1——01S2——10原则1：S1S2、S1S0、S0S2应取相邻编码原则2：S1S0、S1S2、S0S2应取相邻编码原则3：S1S0、S0S2、S1S2应取相邻编码异步计数器设计例：试用JKFF设计异步模5加法计数器①确定触发器个数∵23>5∴n=3②画状态转换图000001010011100/0/0/0/0/1时序图中，凡是触发器要求翻转的地方，都必须为其提供时钟脉冲。在满足翻转的前提下，时钟脉冲越少越好原则——③

确定触发器CP的接法CP

Q3Q2

Q1

00001001

2010

30

1141

00

5000

Q1——由CP提供下降沿∴CP1＝CPQ2——翻转两次，需两个下降沿，恰好此时Q1有两个下降沿∴CP2＝Q1Q3——翻转两次，需两个下降沿，此时Q2、Q1都不能提供∴CP3只能接CP④转换真值表

异步计数器设计Q3Q2Q1Q3n+1

Q2n+1

Q1n+1

J3

K3J2K2J1

K1CP

Z000001

0×

×

×1×1

00010100×1××1200100110×

×

×1×3

0

0111001

××1×14

0100000×1×

×0×5

1因为此时Q1无下降沿∴对J２K２无要求，为任意CP1、CP3

＝CPCP2＝Q1××××01000001111001Q3Q2Q1J3J3=Q2Q1×××1××××0001111001Q3Q2Q1K3K3=1Q3Q2Q1Q3n+1

Q2n+1

Q1n+1

J3

K3J2K2J1

K1CP

Z000001

0×

×

×1×100010100×1××1200100110×

×

×1×30

0111001

××1×140100000×1×

×0×51

异步计数器设计××××××1×0001111001Q2Q1J2J2=1K2K2=1

异步计数器设计Q3×××××1××0001111001Q2Q1Q3×××01××10001111001Q2Q1J1K1K1=1Q3×××××11×0001111001Q2Q1Q3J1=Q3×××100000001111001Q2Q1ZQ3Z=Q3

异步计数器设计⑤逻辑图