EDA实验3-8线译码器

实验五3-8线译码器一、实验目的1、熟悉常用译码器的功能逻辑。2、掌握复杂译码器的设计方法。二、实验原理1、。2、3-8线译码器原理图如下图所示：3.3-8线译码器真值表CBALEDOUTDATA_OUT00000111111000000000010000011000000001010010110110000001001101001111000001001000110011000001000101011011010001000011001111101001000001110000011101000000三、实验程序实验参考代码：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYDECODEISPORT(DATA_IN:INSTD_LOGIC_VECTOR(2DOWNTO0);LEDOUT,DATA_OUT:OUTSTD_LOGIC_VECTOR(7DOWNTO0);LEDW:OUTSTD_LOGIC_VECTOR(2DOWNTO0));ENDDECODE;ARCHITECTUREADOOFDECODEISSIGNALOUTA,D_OUT:STD_LOGIC_VECTOR(7DOWNTO0);BEGINLEDW<="000";PROCESS(DATA_IN)VARIABLEDIN:STD_LOGIC_VECTOR(2DOWNTO0);BEGINDIN:=DATA_IN;LEDOUT<=OUTA;DATA_OUT<=D_OUT;CASEDINIS when"000"=>OUTA<="00111111";--"0" when"001"=>outa<="00000110";--"1" when"010"=>outa<="01011011";--"2" when"011"=>outa<="01001111";--"3" when"100"=>outa<="01100110";--"4" when"101"=>outa<="01101101";--"5" when"110"=>outa<="01111101";--"6" when"111"=>outa<="00000111";--"7" WHENOTHERS=>OUTA<="XXXXXXXX"; ENDCASE;CASEDINISWHEN"000"=>D_OUT<="00000000";WHEN"001"=>D_OUT<="00000001";WHEN"010"=>D_OUT<="00000010";WHEN"011"=>D_OUT<="00000100";WHEN"100"=>D_OUT<="00001000";WHEN"101"=>D_OUT<="00010000";WHEN"110"=>D_OUT<="00100000";WHEN"111"=>D_OUT<="01000000";WHENOTHERS=>D_OUT<="XXXXXXXX";ENDCASE;ENDPROCESS;ENDADO;四、实验步骤打开QuartusII，选择“File”菜单下的“NewProjectWizard”，建立Project及顶层实体的名称为ADO，期间，选择的目标芯片为EP2C5Q208C8N；选择“File”菜单下的“New”命令，在“New”窗口中选择“VHDLFiles”，输入程序，进行编译；选择“File”菜单中的“New”项，在“New”窗口中选择“OtherFiles”中的“VectorWaveformFile”项，打开空白的波形编辑器，输入所有的信号节点，给输入随机赋值，保存，进行波形仿真；VHDLFiles进行编译；连接EDA实验箱，将EP2C5适配板左下角的JTAG用十芯排线和万用下载区左下角的SOPCJTAG口连接起来，万用下载区右下角的电源开关拨到SOPC下载的一边，将JPLED1短路帽右插，JPLED的短路帽全部上插，请将JP103的短路帽全部插上。在QuartusII的菜单“Tool”中选择“Programmer”，或直接单击工具栏上的快捷键，打开Program