基于四相松尾环的qpsk宽带恢复算法的fpga实现

基于四相松尾环的qpsk宽带恢复算法的fpga实现

qpsk是正交相位位移控制系统，具有很强的抗干扰性，频带利用率高，误码率低。广泛应用于数字通信、数字视频广播和卫星通信等领域。QPSK载波同步有两种方法:一种是导频法,在发送信号的同时加入一段载波导频信号,在接收端通过滤波器后检测到导频信号来实现载波同步;另一种是直接法,即直接从接收信号中通过使用锁相环来提取载波。本文采用直接法通过松尾环实现QPSK信号的载波同步。并通过对比不同信噪比下同步情况来分析锁相环的抗噪声性能。1锁环分析1.1环路滤波器控制电压采用四相松尾环的QPSK信号载波同步算法原理如图1所示,虚线框内部分是四相松尾环的基带处理部分。QPSK调制信号s(t)经过正交解调后,输出I,Q两路基带信号分别为yi(t)与yq(t),然后将它们送入基带处理部分进行处理。经过基带处理输出一个和调制码元无关的控制信号ε(t),这个控制信号通过环路滤波器进一步滤除干扰后,去控制压控振荡器NCO输出信号的相位,达到对QPSK信号载波同步的目的。下面分析四相松尾环的鉴相特性。假设环路已经锁定,在不考虑噪声的影响时,中频QPSK信号s(t)可表示为式中:si(t)与sq(t)分别是调制端I,Q两路基带码元信号,sinωc(t)与cosωc(t)是调制端NCO产生频率为ωc的正余弦载波信号。接收端NCO产生的正、余弦信号分别为cos(ωc(t)+φo(t)),sin(ωc(t)+φo(t)),φo(t)为NCO输出参考载波相位。如图1所示,相乘后的同相分量与正交分量为xi(t)与xq(t),经过低通滤波后,两路基带信号可表示为yq(t)=12cosφe(t)yq(t)=12cosφe(t)式(2)与(3)中:φe(t)=φo(t)-φi(t),φi(t)为输入信号载波相位。加法器的输出为减法器的输出为其中令1+tanφe(t)1-tanφe(t)=tan1+tanφe(t)1−tanφe(t)=tanφe(t)+45°。判决器的数学表达式可用符号函数表示为sgn(x)={+1,x≥0-1,x<0(6)sgn(x)={+1,x≥0−1,x<0(6)规定模2加的运算规则为sgn(x)⊕sgn(y)=sgn(xy)={+1,x与y符号相同-1,x与y符号不同(7)这样,由图1可以求出环路滤波器输入的控制电压为在以上推导过程中认为si(t),sq(t)为矩形脉冲且幅度为±1,故s2i(t)=s2q(t)=1。从式(8)可以看出,经过四相松尾环的基带处理后,在控制电压ε(t)中,数字调制信息si(t)和sq(t)已经被消除,只包含压控振荡器输出的参考载波相位与输入信号的载波相位差φe(t)。由推导公式(8)可知在0～2π之间,有0,π/2,π和3π/24个稳定点,鉴相特性为矩形,即环路锁定时误差信号φe应为0,π/2,π或3π/2。脉冲序列的宽度由输入信号s(t)的频率与NCO中心频率的差值决定。只有两者相同时,ε(t)的输出为正负脉冲相同的方波。误差信号ε(t)经环路滤波器后得到一个恒定数字来控制NCO的中心频率。当NCO的频率低于s(t)载波频率时,ε(t)输出正脉冲大于负脉冲,NCO的控制字就会增加,反之就会降低。这样经过反复的调整最终就会实现锁相环跟踪载波的频率。1.2环路跟踪性能分析环路滤波器主要用于滤除鉴相器输出误差信号中的高频分量,起到平滑滤波作用,因此环路滤波器在环路稳定、改善噪声性能和捕获跟踪中发挥着重要作用。本设计中采用二阶环路滤波器,这里采用有源比例积分滤波器来分析。有源比例积分滤波器复频域表达式为F(s)=1+sτ1sτ2(9)式(7)中:τ1,τ2为环路滤波器的时间常数。系统传递函数Η(s)=φo(s)φi(s)=kF(s)s+kF(s)(10)误差传递函数E(s)=φe(s)φi(s)=ss+kF(s)(11)式(10)与(11)中,定义k=kokd为环路增益,ko为压控振荡器增益,kd为鉴相器增益。定义ωn和ζ如下式中:ωn表示锁相环的固有角频率;ζ表示锁相环的阻尼系数,ωn其实是φo(s)输出的暂态响应,表现形式为阻尼振荡,ωn为阻尼振荡的角频率。主要使用系统函数的频率特性来分析环路频率跟踪性能,MATLAB仿真了在不同ζ下的H(s)和E(s)的频率特性如图2与图3所示。在工程上一般取ζ=0.707为最佳。二阶环的噪声带宽为Bn=18ωn(4ζ+1ζ)(13)Bn在噪声分析与松尾环实现时会用到。下面分析二阶环对于两种输入相位的稳态相差,如表1所示。由表1可知,二阶环能很好地跟踪相位阶跃和频率阶跃信号,同时二阶环在环路复杂性和稳定性方面也比较理想,所以二阶环是目前通信接收机内最常用的跟踪环路。式(7)可变换为F(S)=τ1τ2+1sτ2用冲激响应不变法得F(z)=2ζωnΤk+(ωnΤ)2k(1-z-1),令C1=2ζωnΤk,C2=(ωnΤ)2k,其中T为采样序列的采样间隔,则可以得到环路滤波器的SystemGenerator实现结构如图4所示。1.3稳态反差与随机差分锁相环要跟踪的物理量是输入信号的相位,所以对其进行噪声分析就是对输出的相位噪声进行分析。为了分析方便假设输入信号为S(t)=Asin(ωct+φe(t))+n(t),其中高斯白噪声n(t)～N(0,σ2),随机相差φn的方差¯σ2φn=σ2A2。压控振荡器输入是相差信号φe(t)和n(t),由文献得φe(s)=ss+kF(s)φi(s)-kF(s)s+kF(s)n(s)=E(s)φi(t)-Η(s)n(s)(14)由式(14)可知输出相位的相位误差由两部分组成:一部分是系统稳态相差,另一部分是由输入的加性噪声导致的随机相差。系统稳态相差总是存在,即使输入信号是非常干净的正弦波依然还会有稳态相差。随机相差由噪声引起,随机相差的均方值为¯φ2n=ΝoBnΡi(15)式中:No是n(t)的功率谱密度;Pi是输入信号的功率;Bn为噪声带宽。可得系统稳态相差和误差传递函数E(s)正相关,而加性噪声导致的随机相差和闭环系统传递函数H(s)正相关。于是减小环路带宽Bn,能减少随机相差但会增大稳态相差;增大环路带宽Bn能减小稳态相差,却使随机相差恶化。即随机相差和稳态相差的要求相互矛盾,往往设计时需要折中考虑。2环路锁定仿真结果本文采用的传输比特率为1Mbit/s,中频载波频率为10MHz,采样率为40MHz。QPSK载波恢复环路的SystemGenerator实现如图5所示。由图5可以看出Received为接收的QPSK调制信号。Mult与Mult1对应于图1的乘法器,CIC1、CIC2与RRC1、RRC2对应于图1的低通滤波器,Threshold至Threshold3对应于图1的判决器,Add与Sub分别对应于图1的加法器与减法器。Mult2至Mult3对应于图1的模2判决器,LoopFilter为环路滤波器,NCO为压控振荡器。一般环路噪声带宽Bn取值为信息速率的1/20～1/10,本文取1/20,即Bn=120×106Ηz=50kHz,取ζ=0.707,由公式(11)得ωn≈Bn0.53≈94kHz,NCO的控制灵敏度为ko=2πfs2nΤ,kd为鉴相器的增益,一般取1,k=kokd为环路增益,fs为NCO的采样率,N为NCO相位累加器的位数取8。则有ko=2πfs2nΤ≈2×3.14×40×10628×11×106≈0.98(16)C1=2ζωnΤk=2×0.707×94×1031×0.98×11×106≈0.14(17)C2=(wnΤ)2k=(94×103×11×106)21×0.98≈0.009(18)式(17)、(18)中,C1与C2即图4中的C1与C2的值,由于环路为非线性,所得的值与实际有一些出入,另外在高档FPGA中虽然有硬件乘法器但是数量有限,所以在设计中采用数据右移方式实现了数据的相乘。如图4所示,本文采用了C1右移3位、C2右移7位的方式实现了数据的相乘以节约FPGA的硬件乘法单元。用SystemGenerator对锁相环参数相同,调制信号相同,相同频偏为500Hz的频率阶跃信号,叠加三种不同信噪比的高斯白噪声进行仿真。结果如图6所示。图6a～c分别是在信噪比为6dB,18dB和30dB情况下的环路锁定情况。结果显示采用此方法的锁相环路能锁定信噪比为6dB的载波信号,随着信噪比的增加环路锁定时间逐渐减少和环路稳定性逐渐增加。由式(15)可知,在噪声比较大的情况下为了改善环路的性能可以通过减小Bn(减小C1与C2)来实现。图7所示它与图6是在调制信号相同,环路信噪比为18dB,相同频偏为500Hz,C1与C2减小情况下的环路锁定,可以看出稳定性能有所增加,但是随着C1与C2减小环路锁定时间变长。所以在实际运用中还需要根据实际情况对环路参数进行微调,需要折中考虑来满足环路稳定性与锁定时间的要求。3开发fpga的发展趋势Xilinx与MATLAB联合开发工具SystemGenerator开发FPGA,具有无须为仿真和实现建立