数字电子技术（山东联盟-泰山学院）智慧树知到课后章节答案2023年下泰山学院

数字电子技术（山东联盟-泰山学院）智慧树知到课后章节答案2023年下泰山学院泰山学院

第一章测试

十六进制数(7C)16转换为等值的十进制、二进制和八进制数分别为（）。

A:(124)10(1111100)2(173)8B:(123)10(1111100)2(173)8C:(123)10(1111101)2(174)8D:(124)10(1111100)2(174)8

答案:(124)10(1111100)2(174)8

最小项的逻辑相邻最小项是（）。

A:B:C:D:

答案:

已知下面的真值表，写出逻辑函数式为（）。

A:B:C:D:

答案:

4个不同进制的数376.125D、567.1O、110000000B、17A.2H,按大小排列的次序为（）。

A:376.125D>567.1O>110000000B>17A.2HB:567.1O>110000000B>17A.2H>376.125DC:110000000B>17A.2H>376.125D>576.1OD:17A.2H>110000000B>576.1O>376.125D

答案:110000000B>17A.2H>376.125D>576.1O

用卡诺图将下式化简为最简与或函数式，正确的是（）

Y(A,B,C,D)=∑m(2,3,7,8,11,14)+∑d(0,5,10,15)

A:B:C:D:

答案:

示波器测得的波形如图所示，以下哪个真值表符合该波形

A:B:C:D:

答案:

示波器测得的波形如图所示，以下哪个函数式符合该波形

A:F=A+BB:C:

F=AB

D:

答案:

F=AB

因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（）

A:对B:错

答案:错

逻辑函数，其最小项之和的形式正确的是（）

A:Y=m1+m4+m6+m8+m9+m10+m11+m15B:C:D:Y=∑(1,4,6,8,9,10,11,15)

答案:Y=m1+m4+m6+m8+m9+m10+m11+m15;;Y=∑(1,4,6,8,9,10,11,15)

已知逻辑函数，以下叙述正确的有

A:逻辑函数的最简与或式为F=AC+BB:逻辑函数的与非式为

C:逻辑函数的反函数表达式为D:逻辑函数的最简与或式为

答案:逻辑函数的最简与或式为F=AC+B;逻辑函数的与非式为

;逻辑函数的反函数表达式为

第二章测试

对以下电路，逻辑功能描述正确的是（）

A:A=0时，；A=1时，Y=BB:A=0时，Y=B；A=1时，C:A=0时，Y=B；A=1时，Y=BD:A=0时，；A=1时，

答案:A=0时，Y=B；A=1时，

TTL电路在正逻辑系统中，以下各种输入（）相当于输入逻辑“0”。

A:通过电阻200Ω接地B:通过电阻3.2kΩ接地C:悬空D:通过电阻3.2kΩ接电源

答案:通过电阻200Ω接地

以下哪个逻辑函数式能表示下面的电路（）。

A:B:C:F=(AB)+(BC)D:F=(AB)•(BC)

答案:F=(AB)+(BC)

图中万用表量程为5V，内阻为20kΩ/V。当vI1接高电平3.2V时，若与非门为TTL门电路，则vI2测得的电压为（），若与非门为CMOS门电路，则vI2测得的电压为（）。

A:1.4V，0VB:3.2V，3.2VC:3.2V，0VD:0V，0V

答案:1.4V，0V

下图由74LS00构成的实验连线图，实现的逻辑功能是

A:Y=A+BB:C:Y=ABD:

答案:

图中G1和G2为三态门，G3为TTL或非门。若取R=100kΩ,则F=（

）；当R=100Ω时，F=（

）

A:1

B:1

C:0

D:0

答案:0

电路为CMOS门电路，要想使，选择正确答案（

）

A:正确，错误，错误，错误

B:正确，正确，错误，错误C:错误，错误，错误，错误

D:正确，正确，正确，错误

答案:错误，错误，错误，错误

组合逻辑电路通常由门电路和寄存器组合而成。（）

A:对B:错

答案:错

CMOS数字集成电路与TTL数字集成电路相比，以下哪些是CMOS电路的优点（）。

A:微功耗B:高速度C:电源范围宽D:抗干扰能力强

答案:微功耗;电源范围宽;抗干扰能力强

关于74LS00与74HC00的叙述以下哪些是正确的（）

A:它们一般可以替代B:它们的参数完全相同C:它们的逻辑功能完全相同D:它们的引脚图完全相同

答案:它们一般可以替代;它们的逻辑功能完全相同;它们的引脚图完全相同

第三章测试

设某函数的表达式F=A+B，假设A为高位，若用四选一数据选择器来设计，则数据端D0D1D2D3的状态是（）。

A:1010B:0111C:0101D:1000

答案:0111

对应于以下电路，描述其输出正确的是（）

A:Z输出为0B:Z输出为1C:D:

答案:

一个8选1的数据选择器，当选择控制端A2A1A0的值为100时，输出端输出（ 

）的值。

A:D4 B:0 C:D5D:1 

答案:D4 

3线-8线译码器74LS138正常工作时，若A2A1A0=101,则输出为（）。

A:为1，其余输出均为0B:为0，其余输出均为1C:为1，其余输出均为0D:为0，其余输出均为1

答案:为0，其余输出均为1

这是一个由3线-8线译码器构成的8路数据分配器，当A2A1A0=110时，数据D=0，则输出为（）

A:10111111B:01000000C:11111101D:11111111

答案:10111111

下面由数据选择器构成的电路，其对应的输出表达式为（）

A:Y=1B:C:Y=0D:

答案:

下面关于74LS48的描述正确的是（）

A:它用来驱动共阳极数码管B:它有4个输入端，10个输出端C:它用来驱动共阴极数码管D:它有4个输入端，7个输出端

答案:它用来驱动共阴极数码管;它有4个输入端，7个输出端

半加器逻辑符号如图所示，当C=1，S=0时，A和B分别为（

）

A:A=0,B=0

B:A=1,B=1C:A=1,B=0

D:A=0,B=1

答案:A=1,B=1

由4位数值比较器74LS85构成的电路，其中A3A2A1A0输入的是8421BCD码，如果LED被点亮，说明输入A3A2A1A0对应的十进制数为

A:4~9

B:0~4C:5~10D:5~9

答案:5~9

关于全加器的叙述哪些是正确的

A:一位全加器的逻辑符号B:74LS283可以实现两个4位二进制数的加法运算C:一位全加器有3个输入端，3个输出端D:一位全加器的真值表为

答案:一位全加器的逻辑符号;74LS283可以实现两个4位二进制数的加法运算;一位全加器的真值表为

第四章测试

用触发器设计一个27进制的计数器，至少需要（）个触发器。

A:6B:4C:5D:7

答案:5

欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（）

A:J=，K=QB:J=K=1C:J=Q，K=D:J=Q，K=1

答案:J=Q，K=

为实现将D触发器转换为T触发器，如图示的虚框内应是（）。

A:异或门B:同或门C:与非门D:或非门

答案:异或门

下图中满足Qn+1=1的触发器是（）。

A:B:C:D:

答案:

下面对电路的描述正确的（

）

A:这是一个上升沿触发的D触发器，异步置位复位端高电平有效B:这是一个上升沿触发的D触发器，异步置位复位端低电平有效C:这是一个上升沿触发的RS触发器，异步置位复位端低电平有效D:这是一个主从结构的D触发器，异步置位复位端高电平有效

答案:这是一个上升沿触发的D触发器，异步置位复位端高电平有效

已知下图触发器电路，以下波形描述正确的是

A:B:C:D:

答案:

触发器具有记忆功能，常用来存储二进制信息，而且一个触发器可以存储0或1两位二进制信息。（）

A:对B:错

答案:错

对下面电路的描述正确的有（

）

A:FF2的驱动方程：D=；状态方程：B:

FF1为CLK下降沿触发，FF2为CLK上升沿触发C:FF1的驱动方程：J=，K=1；状态方程：D:这是一个同步时序逻辑电路

答案:FF2的驱动方程：D=；状态方程：;

FF1为CLK下降沿触发，FF2为CLK上升沿触发

对以下状态转换图描述正确的有

A:有6个有效状态B:有2个无效状态C:电路能自启动D:有6个无效状态

答案:有6个有效状态;有2个无效状态;电路能自启动

对下面电路描述正确的是（

）

A:

这是异步时序逻辑电路B:这是一个五进制计数器C:3个触发器是上升沿触发D:这是一个四进制计数器

答案:这是一个五进制计数器;3个触发器是上升沿触发

第五章测试

下面由4个D触发器构成的时序逻辑电路称为（）计数器，有效状态有（）个。

A:环形，2B:扭环形，8C:扭环形，6D:环形，4

答案:环形，4

在下列器件中，不属于时序逻辑电路的是（）。

A:序列信号检测器B:环形计数器C:节拍脉冲发生器D:数值加法器

答案:数值加法器

用74LS161构成120进制的计数器，需要（）片能够实现。

A:4B:3C:1D:2

答案:2

6、如果利用74LS160实现六进制计数器，需要6个有效状态，其状态转换图如图，因此采取置零法时，（）

A:对B:错

答案:错

下面对电路的描述哪些是正确的（）

A:电路可以实现串行输入并行输出B:电路可以实现串行输入串行输出C:这是一个双向移位寄存器D:这是一个单向移位寄存器

答案:电路可以实现串行输入并行输出;电路可以实现串行输入串行输出;这是一个单向移位寄存器

说明此电路利用（

）反馈方式，实现（

）进制计数器的功能。

A:置零法，十二B:置数法，十二

C:置零法，十五D:置数法，十五

答案:置数法，十二

由4位二进制加法计数器74LS161和8选1数据选择器74LS151构成的序列信号发生器如图，CLK输入8个时钟信号，Y依次输出

A:不能确定

B:01101010

C:11101000D:00010111

答案:11101000

这是由4个JK触发器构成的时序逻辑电路，下面的叙述正确的有

A:驱动方程J0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2

B:4个JK触发器均构成了T触发器C:这是一个同步时序逻辑电路

D:这是一个异步时序逻辑电路

答案:驱动方程J0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2

;4个JK触发器均构成了T触发器;这是一个同步时序逻辑电路

由3个JK触发器构成的时序逻辑电路如下图，下面关于电路的描述正确的有

A:这是一个同步时序逻辑电路B:3个JK触发器均构成了T′触发器，所以都满足

C:3个JK触发器均是下降沿触发，因此是主从结构的触发器D:这是一个异步时序逻辑电路

答案:3个JK触发器均构成了T′触发器，所以都满足

;这是一个异步时序逻辑电路

比较以下两个电路，叙述正确的有（

）

A:两个电路都可以实现：M=1时，构成六进制计数器；M=0时，构成八进制计数器B:右侧电路可以实现：M=1时，构成六进制计数器；M=0时，构成八进制计数器C:两个电路都可以构成可变进制计数器D:左侧电路可以实现：M=1时，构成六进制计数器；M=0时，构成八进制计数器

答案:右侧电路可以实现：M=1时，构成六进制计数器；M=0时，构成八进制计数器;两个电路都可以构成可变进制计数器

第六章测试

多谐振荡器可产生（）。

A:三角波B:锯齿波C:正弦波D:矩形脉冲

答案:矩形脉冲

用555定时器构成单稳态触发器其输出脉宽为（）

A:1.4RC；B:1.1RC；C:1.8RC；D:0.7RC；

答案:1.1RC；

用555定时器组成施密特触发器，当输入控制VCO外接10V电压时，回差电压为（）

A:5VB:3.33VC:6.66VD:10V

答案:5V

施密特触发器有（）个稳定状态，多谐振荡器有（）个稳定状态，单稳态触发器有（）个稳定状态。

A:2、1、0B:0、1、2C:1、2、3D:2、0、1

答案:2、0、1

矩形波的占空比一定为50%。（）

A:对B:错

答案:错

单稳态触发器输出的脉冲信号的宽度一定是相等的。（）

A:对B:错

答案:对

555定时器内部有3个5kΩ的电阻，当没有控制电压输入时，两个阈值电压分别为1/3Vcc和2/3Vcc。（）

A:错B:对

答案:对

欲将三角波转换为矩形波，可以利用单稳态触发器实现。（）

A:错B:对

答案:错

下图是555定时器的引脚图，以下叙述正确的有

A:5管脚为控制电压输入端，可以通过0.01μF电容接地B:4管脚为直接清零端，低电平有效C:4管脚为直接清零端，高电平有效

D:5管脚为控制电压输入端，必须接电源

答案:5管脚为控制电压输入端，可以通过0.01μF电容接地;4管脚为直接清零端，低电平有效

由555定时器构成的电路如下图，关于电路的描述正确的有

A:构成的电路是多谐振荡器B:脉冲波形高电平时间t=0.69(R1+R2)C

C:构成的电路是单稳态触发器D:脉冲波形的占空比为50%

答案:构成的电路是多谐振荡器;脉冲波形高电平时间t=0.69(R1+R2)C

第七章测试

如果模拟电压满量程VFSR为15V，8位D/A转换器可分辨的输出最小电压为（

）mV。

A:40

B:60

C:80D:50

答案:60

A/D转换器中，常用于高精度、低速场合的是（

）。

A:并联比较型

B:计数型

C:逐次比较型

D:双积分型

答案:双积分型

要把0~1V的模拟电压量化输出为3位二进制代码，若将其分为8段，并取量化电平Δ=2/15V，则量化误差为

A:3/15V

B:1/8V

C:1/15V

D:2/15V

答案:1/15V

以下哪个对ADC的描述是正确的（

）。

A