微电子材料与芯片

6.4微电子材料与芯片6.4.1微电子芯片开展概述1.6.4.1微电子芯片开展概述微电子技术：以集成电路为核心的电子技术。是在电子电路和系统的超小型化和微型化过程中逐渐形成和开展起来的。它的每一创新都使社会化信息程度得到开展。2.全球IC市场开展状况3数据来源：WSTS,Dataquest(2004.3)日本韩国中国台湾中国大陆26212633454951556077102144132137126149204139141177217246240265-$200-$150-$100-$50$0$50$100$150$200$250$300'84'85'86'87'88'89'90'91'92'9394'95'96'97'98'99'00'01'02'03'04'05'06'07销售额（BUS$）-0.4-0.3-0.2-0.100.10.20.30.40.5增长销售额因特尔创始人：戈登.摩尔摩尔定律：每一代〔3年〕硅芯片上的集成密度翻两番。加工工艺的特征线宽每代以30%的速度缩小。3.过去和现在的比较晶体管电容晶体管配线印刷版电容单晶硅电阻晶体管氧化层Al配线多晶硅扩散层电阻占用面积只有原来的四亿分之一4.5集成电路组成材料金属：Al，Cu，AuSiO2P型硅N型硅多晶硅最根本的NMOS单元其它：有机材料、封装陶瓷、塑料等5.封装体的主要类型ＤＩＰ〔DualInlinePackage〕ＳＯＰ〔SmallOutlineL-LeadedPackage〕ＱＦＰ〔QuadFlatPackage〕ＢＧＡ〔BallGridArray〕ＱＦＮ〔QuadFlatNon-LeadedPackage〕CSP〔ChipScalePackage〕FC-BGA〔FlipChipBGA〕

BGA型引线框架型µBGA66.外腿封装树脂金属引线芯片金属衬底内腿金线芯片塑封树脂引线框架导电性粘接剂引线框架型封装材料77.BGA型封装的材料塑封树脂BGA基板焊球芯片金丝与引线框架型封装不同的地方88.焊料及焊球ChipDIEChipPCBPCBSnPbPlatedLeadBT(BismaleimideTriazine)SubstrateAuWireSolderJointSolderBallSolderPaste焊料作为电子封装技术中最根本的互连材料，在实现封装和保证可靠性方面承担着极为重要的角色焊料99.铅的危害SO2，NO2，Cl2酸性雨铅污染地下水鉛含有飲料水含铅电子垃圾土壌汚染Pb+1/2O2→PbOPbO+H2SO4→PbSO4+H2OPbO+HNO3→Pb(NO3)+H2OPbO+2HCl→PbCl2+H2O1010.Sn-Ag系〔Sn-Ag、Sn-Ag-Cu等〕熔点高〔217-221℃〕本钱高〔Sn-Pb的二倍〕能耗大目前主要的无铅焊料Sn-Zn系〔Sn-Zn、Sn-Zn-Bi等〕熔点低〔198-199℃〕本钱低〔与Sn-Pb相当〕资源丰富1111.集成电路：IntegratedCircuit，缩写IC通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成〞在一块半导体单晶片〔如硅或砷化镓〕上，封装在一个外壳内，执行特定电路或系统功能.12.集成电路

集成电路：制作在单块半导体材料上并通过连接形成完整电路的各种元器件的集合。大局部固态器件的功能取决于组成器件结构的一个或者多个PN结的性质。集成电路中电子部件的典型硅结构13.集成电路的开展1958年TexasInstruments的JackKilby设计与制作了第一块集成电路。20世纪60年代，双极型晶体管占据集成电路市场的主要份额1975年，数字MOS器件成为集成电路的主流器件特征尺寸、集成度、硅片面积增加3G―――3T14.第四代（1971~90年代）集成电路几百万~几亿（次/秒）D-2.大规模超大规模集成电路第三代（1965~1970）集成电路百万~几百万（次/秒）D-1.中小规模集成电路15.生产集成电路的原料材料都不贵，但是，制造集成电路的过程却很复杂，对所用的设备要求也很高，所以建立集成电路产业的投资是很大。衡量集成电路水平的指标之一是集成度：100个晶体管以下的集成电路称为小规模集成电路100~1000个晶体管的集成电路称为中规模集成电路1000个晶体管以上的集成电路称大规模集成电路10万个晶体管以上的集成电路称超大规模集成电路

16.21世纪硅微电子技术的三个主要开展方向特征尺寸继续等比例缩小集成电路(IC)将开展成为系统芯片(SOC)微电子技术与其它领域相结合将产生新的产业和新的学科，例如MEMS〔微机电系统〕、DNA芯片等微电子技术的三个开展方向17.第一个关键技术层次：微细加工目前0.25m和0.18m已开始进入大生产0.15m和0.13m大生产技术也已经完成开发，具备大生产的条件当然仍有许多开发与研究工作要做，例如IP模块的开发，为EDA效劳的器件模型模拟开发以及基于上述加工工艺的产品开发等在0.13-0.07um阶段，最关键的加工工艺—光刻技术还是一个大问题，尚未解决微电子器件的特征尺寸继续缩小18.第二个关键技术：互连技术铜互连已在0.25/0.18um技术代中使用；但是在0.13um以后，铜互连与低介电常数绝缘材料共同使用时的可靠性问题还有待研究开发19.

第三个关键技术新型器件结构新型材料体系高K介质金属栅电极低K介质SOI材料20.隧穿效应SiO2的性质栅介质层Tox<1纳米量子隧穿模型高K介质?杂质涨落器件沟道区中的杂质数仅为百的量级统计规律新型栅结构?电子输运的渡越时间～碰撞时间介观物理的输运理论?沟道长度

L<50纳米L源漏栅Toxp型硅n+n+多晶硅NMOSFET栅介质层新一代小尺寸器件问题带间隧穿反型层的量子化效应电源电压1V时，栅介质层中电场约为5MV/cm，硅中电场约1MV/cm考虑量子化效应的器件模型?…...可靠性21.集成电路走向系统芯片SOCSystemOnAChip22.IC的速度很高、功耗很小，但由于PCB板中的连线延时、噪声、可靠性以及重量等因素的限制，已无法满足性能日益提高的整机系统的要求IC设计与制造技术水平的提高，IC规模越来越大，已可以在一个芯片上集成108~109个晶体管分立元件集成电路IC系统芯片SystemOnAChip(简称SOC)将整个系统集成在一个微电子芯片上在需求牵引和技术推动的双重作用下系统芯片(SOC)与集成电路(IC)的设计思想是不同的，它是微电子技术领域的一场革命。23.六十年代的集成电路设计微米级工艺基于晶体管级互连主流CAD：图形编辑VddABOut24.八十年代的电子系统设计PEL2MEMMathBusControllerIOGraphics

PCB集成工艺无关系统亚微米级工艺依赖工艺基于标准单元互连主流CAD:门阵列标准单元集成电路芯片25.世纪之交的系统设计SYSTEM-ON-A-CHIP深亚微米、超深亚微米级工艺基于IP复用主流CAD：软硬件协 同设计MEMORYCache/SRAMorevenDRAMProcessor

CoreDSP

ProcessorCoreGraphicsMPEGVRAMMotionEncryption/DecryptionSCSIEISAInterfaceGlueGluePCIInterfaceI/OInterfaceLANInterface26.SOC是从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能SOC必须采用从系统行为级开始自顶向下(Top-Down)地设计SOC的优势嵌入式模拟电路的Core可以抑制噪声问题嵌入式CPUCore可以使设计者有更大的自由度降低功耗，不需要大量的输出缓冲器使DRAM和CPU之间的速度接近27.SOC与IC组成的系统相比，由于SOC能够综合并全盘考虑整个系统的各种情况，可以在同样的工艺技术条件下实现更高性能的系统指标假设采用SOC方法和0.35m工艺设计系统芯片，在相同的系统复杂度和处理速率下，能够相当于采用0.25~0.18m工艺制作的IC所实现的同样系统的性能与采用常规IC方法设计的芯片相比，采用SOC完成同样功能所需要的晶体管数目可以有数量级的降低28.MEMS技术和DNA芯片微电子技术与其它学科结合，诞生出一系列崭新的学科和重大的经济增长点MEMS(微机电系统)：微电子技术与机械、光学等领域结合DNA生物芯片：微电子技术与生物工程技术结合29.MEMS器件及应用汽车工业平安气囊加速计、发动机压力计、自动驾驶陀螺武器装备制导、战场侦察〔化学、震动〕、武器智能化生物医学疾病诊断、药物研究、微型手术仪器、植入式仪器信息和通讯光开关、波分复用器、集成化RF组件、打印喷头娱乐消费类游戏棒、虚拟现时眼镜、智能玩具30.大机器加工小机器，小机器加工微机器微机械用微电子加工技术MEMS系统X光铸模+压塑技术(LIGA)从顶层向下从底层向上分子和原子级加工国防、航空航天、生物医学、环境监控、汽车都有广泛应用。2000年有120-140亿美元市场相关市场达1000亿美元2年后市场将迅速成长MEMS微系统31.MEMS技术和DNA芯片从广义上讲，MEMS是指集微型传感器、微型执行器、信号处理和控制电路、接口电路、通信系统以及电源于一体的微型机电系统MEMS技术是一种多学科交叉的前沿性领域，它几乎涉及到自然及工程科学的所有领域，如电子、机械、光学、物理学、化学、生物医学、材料科学、能源科学等32.MEMS技术和DNA芯片采用微电子加工技术，可以在指甲盖大小的硅片上制作出包含有多达10万种DNA基因片段的芯片。利用这种芯片可以在极快的时间内检测或发现遗传基因的变化等情况，这无疑对遗传学研究、疾病诊断、疾病治疗和预防、转基因工程等具有极其重要的作用Stanford和Affymetrix公司的研究人员已经利用微电子技术在硅片或玻璃片上制作出了DNA芯片。包括6000余种DNA基因片段。33.一般意义上的系统集成芯片

广义上的系统集成芯片电、光、声、热、磁力等外界信号的采集—各种传感器执行器、显示器等信息输入与模/数传输信息处理信息输出与数/模转换信息存储34.微电子技术的开展总结时期元件运算速度特点第一代电子管每秒几千次体积大，造价昂贵第二代晶体管每秒几十万次体积小、成本低第三代集成电路几十万次到几百万次体积进一步减小，可靠性提高第四代大规模、超大规模集成电路几百万次到几十亿万次体积更小、速度更快35.我国年微电子开展现状我国IC骨干企业地区分布及销售情况36.6.4.2IC制造一般构造与技术过程集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求37.集成电路的设计过程：

设计创意

+

仿真验证集成电路芯片设计过程框架From吉利久教授是功能要求行为设计（VHDL）行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是Singoff—设计业—38.—制造业—芯片制造过程

由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次AA39.CPU是怎样制造的？

解析intelCorei7生产全过程

40.沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子(尤其是石英)最多包含25％的硅元素，以二氧化硅(SiO2)的形式存在，这也是半导体制造产业的根底

41.硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭(Ingot)。42.单晶硅锭：整体根本呈圆柱形，重约100千克，硅纯度99.9999％。43.制造第一阶段__提炼硅锭(小结〕44.硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆(Wafer)。顺便说，这下知道为什么晶圆都是圆形的了吧？45.晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，外表甚至可以当镜子。事实上，Intel自己并不生产这种晶圆，而是从第三方半导体企业那里直接购置成品，然后利用自己的生产线进一步加工，比方现在主流的45nmHKMG(高K金属栅极)。值得一提的是，Intel公司创立之初使用的晶圆尺寸只有2英寸/50毫米46.制造第二阶段_切割晶圆(小结〕47.光刻胶(PhotoResist)：图中蓝色局部就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平48.光刻：光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下，变得可溶，期间发生的化学反响类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。一般来说，在晶圆上得到的电路图案是掩模上图案的四分之一49.光刻：由此进入50-200纳米尺寸的晶体管级别。一块晶圆上可以切割出数百个处理器，不过从这里开始把视野缩小到其中一个上，展示如何制作晶体管等部件。晶体管相当于开关，控制着电流的方向。现在的晶体管已经如此之小，一个针头上就能放下大约3000万个50.制造第三阶段_光刻过程(小结〕51.溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，去除后留下的图案和掩模上的一致52.蚀刻：使用化学物质溶解掉暴露出来的晶圆局部，而剩下的光刻胶保护着不应该蚀刻的局部。53.去除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部去除后就可以看到设计好的电路图案。54.制造第四阶段_光刻胶的使命(小结〕55.光刻胶：再次浇上光刻胶(蓝色局部)，然后光刻，并洗掉曝光的局部，剩下的光刻胶还是用来保护不会离子注入的那局部材料。56.离子注入(IonImplantation)：在真空系统中，用经过加速的、要掺杂的原子的离子照射(注入)固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。57.去除光刻胶：离子注入完成后，光刻胶也被去除，而注入区域(绿色局部)也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。58.制造第五阶段_离子注入(小结〕59.晶体管就绪：至此，晶体管已经根本完成。在绝缘材(品红色)上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。60.电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极(阳极)走向负极(阴极)。61.铜层：电镀完成后，铜离子沉积在晶圆外表，形成一个薄薄的铜层。62.制造第六阶段_电镀晶圆(小结〕63.抛光：将多余的铜抛光掉，也就是磨光晶圆外表。64.金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片外表看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。65.制造第七阶段_抛光处理(小结〕66.晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行比照。67.晶圆切片(Slicing)：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是一个处理器的内核(Die)。68.丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步。69.制造第八阶段_晶圆切片(小结〕70.单个内核：内核级别。从晶圆上切割下来的单个内核，这里展示的是Corei7的核心。71.封装：封装级别，20毫米/1英寸。衬底(基片)、内核、散热片堆叠在一起，就形成了我们看到的处理器的样子。衬底(绿色)相当于一个底座，并为处理器内核提供电气与机械界面，便于与PC系统的其它局部交互。散热片(银色)就是负责内核散热的了。72.处理器：至此就得到完整的处理器了(这里是一颗Corei7)。这种在世界上最干净的房间里制造出来的最复杂的产品实际上是经过数百个步骤得来的，这里只是展示了其中的一些关键步骤。73.制造第九阶段_封装(小结〕74.等级测试：最后一次测试，可以鉴别出每一颗处理器的关键特性，比方最高频率、功耗、发热量等，并决定处理器的等级，比方适合做成最高端的Corei7-975Extreme，还是低端型号Corei7-920。75.装箱：根据等级测试结果将同样级别的处理器放在一起装运。76.零售包装：制造、测试完毕的处理器要么批量交付给OEM厂商，要么放在包装盒里进入零售市场。这里还是以Corei7为例。77.制造第十阶段_成品出炉(小结〕78.总结1、制造第一阶段__提炼硅锭2、制造第二阶段_切割晶圆3、制造第三阶段_光刻过程4、制造第四阶段_光刻胶的使命5、制造第五阶段_离子注入6、制造第六阶段_电镀晶圆7、制造第七阶段_抛光处理8、制造第八阶段_晶圆切片9、制造第九阶段_封装(小结〕10、制造第十阶段_成品出炉(小结〕79.栅电极材料衬底材料栅绝缘介质材料源（Source）漏（Drain）门（Gate）场效应晶体管（MOSFET）6.4.3微电子主要材料80.半导体最主要的衬底材料就是硅包括集成电路在内的半导体器件绝大局部是制作在硅材料上的，所以半导体最主要的衬底材料就是硅。现在集成电路已经开展到超大规模时代，需要进一步提高芯片的集成度和运行速度，而现有的硅材料和工艺正接近它们的物理极限，因而必须在硅材料和工艺上实现新的突破。Si、GaAs、InP等半导体单晶材料向着大尺寸、高均质、晶格高完整性方向开展。Si12英吋芯片已开始普及；GaAs芯片4英吋已进入大批量生产阶段，并且正在向6英吋生产线过渡。对单晶电阻率的均匀性、杂质含量、微缺陷、位错密度、芯片平整度、外表洁净度等都提出了更加苛刻的要求。81.氮化物半导体GaN

宽带隙高的热稳定性高的化学稳定性较高的热导率高的电子迁移率衬底材料/氮化物半导体GaN82.衬底材料/绝缘层上的硅SOI是指在普通单晶硅片里添加一层二氧化硅绝缘层，用于隔离晶体管，以减少漏电现象，提高集成电路的运行速度，降低功耗。作为结构材料，SOI材料被广泛应用于光通信器件、MEMS器件及传感器工艺中。现今国际上通行的SOI材料主流制备方法是注氧隔离(SIMOX)和智能剥离(Smart-cut)。83.衬底材料/

SOI(绝缘衬底上的硅)技术Silicon-On-Insulator84.完全实现了介质隔离,彻底消除了体硅CMOS集成电路中的寄生闩锁效应。速度高。集成密度高。工艺简单。减小了热载流子效应。短沟道效应小,特别适合于小尺寸器件。体效应小、寄生电容小，特别适合于低压器件。衬底材料/

SOI技术：优点85.SOI材料价格高。衬底浮置。表层硅膜质量及其界面质量难以控制。衬底材料/

SOI技术：缺点AMD在IBM的帮助下，首先在SOI技术上取得成功。SOI联盟成立于2007年10月，致力于加速SOI技术的开发和普及，成员包括SOI技术创造者IBM，以及诸多半导体业界巨头，诸如AMD、ARM、特许半导体、飞思卡尔、三星、意法半导体、台积电、联电等等。不过Intel一直对SOI技术不太感兴趣，也没有加盟。86.在硅衬底之上，生成一层其原子大于硅的锗晶体。这种硅锗结构提高了电子空穴的迁移速度，相应增大了晶体管的电流驱动能力。衬底材料/应变硅SOISia=5.4309ÅGea=5.6575Å原理是加大栅极下沟道处的硅原子的间距，减小电子通行所受到的阻碍，这样一来半导体器件发热量和能耗都会降低，而运行速度那么得以提升。87.栅结构材料栅结构是CMOS中最重要的结构之一。它包括栅绝缘介质层和栅电极。场区：硅片上不制作器件的区域〔除栅区和有源区之外的区域〕。有源区：直接从外部接收和向外部送出电信号的区域〔指MOS管的源区和漏区〕。88.栅结构材料/栅绝缘介质致密且缺陷少。漏电流小。抗击穿强度高。稳定性好。与器件基底材料有良好的界面特性。界面态密度低。89.阻挡离子注入与扩散，作为罩具(Mask)；保护芯片外表：钝化〔passivation〕；元件之间的隔离：isolation；元件栅极的绝缘层:gateoxidation；电容的介质层：dielectric；多层金属连线间的绝缘。栅结构材料/SiO2在集成电路中的功能与应用Si基电介质〔SiO2,Si3N4,SiOxNy等〕广泛用于Si集成电路和所有其它半导体器件。90.

传统的栅结构重掺杂多晶硅SiO2硅化物栅介质的限制91.

超薄栅氧化层GSD直接隧穿的泄漏电流栅氧化层的势垒栅氧化层厚度小于3nm后tgate击穿隧穿92.随着tgate

的缩小，栅泄漏电流呈指数性增长93.

等效栅介质层的总厚度：

Tox>1nm+t栅介质层

Tox

t多晶硅耗尽

t栅介质层

t量子效应++

由多晶硅耗尽效应引起的等效厚度

:t多晶硅耗尽

0.5nm

由量子效应引起的等效厚度:t量子效应0.5nm～～

限制：等效栅介质层的总厚度无法小于1nm94.随着器件缩小至亚50纳米寻求介电常数大的高K材料来替代SiO2SiO2无法适应亚50纳米器件的要求SiO2（

＝3.9）SiO2/Si界面硅基集成电路发展的基石得以使微电子产业高速和持续发展95.介电常数k比Si3N4(k>7)大的材料称为高介电常数材料。大k值介电材料正用于制造非易失铁电随机存取存储器(FeRAM),如钛锆铅(PZT)或钽锶铋(SBT)。k值比SiO2〔k<3.9〕小的材料称为低介电常数材料。通信革命〔工作电压1V的微系统〕和便携式，大电流密度，小功率微电子系统都要用小介电常数材料层间〔inter-level〕电介质(ILD)材料。栅结构材料/高/低k介电材料k的最小值为1(空气中)。最大k值材料〔弛张振荡铁电体〕为24700〔频率1kHz时〕。96.栅结构材料/电极材料在硅基板上形成高K栅极电介质的方法硅外表经过预清洁处理后，产生大量的羟基羟基与气态的金属四氯化物发生气/固界面反响，金属离子与硅外表的氧键合，在硅外表生成金属氯氧化物；再通入水蒸气，金属氯氧化物的两个氯离子与水发生反响，生成金属碱式氧化物，重新拥有两个羟基；这两个羟基又可以与金属四氯化物气体反响，从而使第二层金属氧化物沉积下来，重复这些步骤，就可以获得二氧化锆和二氧化铪的纳米级镀层，厚度也可以精确地控制。97.栅结构材料/电极材料基于铪的这种High-K栅介质有着高场效以及绝缘的良好特性，但其却不能使用之前的多晶硅栅极，而是需要应用上一种全新的功函数匹配的金属栅极来替代。使用HfO2作为栅极介电质可以在保持驱动电流不变的情况下有效地阻止栅氧化层漏电。在相同的晶体管驱动电流下，HfO2的厚度可以比SiO2(k=3.9)大5.6倍。以65nm技术为例，HfO2的厚度大约为4nm。HfO2的关键问题是可以接受的界面态函数、稳定性、缺陷密度和热载子效应可靠性。98.1，熟悉CMOS器件各组成局部，以及常用的材料并解释其功用。1〕衬底材料：一般用单晶硅片制备；衬底材料是制备微电子元件的根底，它的质量的好坏直接影响到器件的工作性能。2〕栅极结构：一般由多晶硅或其它难熔硅化物来制备。3〕npn晶体管：由源极，漏极和栅极组成。它是集成电路中最重要的器件，可以实现根本的逻辑功能；4〕浅槽隔离：一般通过离子刻蚀来制备沟槽，然后覆盖一层热氧化层SiO2。主要功能是隔开相邻的晶体管，可以消除闩锁现象；5〕绝缘介质层：一般由SiO2来制备。栅绝缘介质层和栅电极一起对源极和漏极之间的沟道起控制作用；6〕源极或漏极：一般由Al和Cu等金属来制备，主要要求其和芯片能够形成欧姆接触，有小的串联电阻。99.1〕介电常数k比Si3N4(k>7)大的材料称为高介电常数材料。随着特性尺寸的减少，需要用适宜的高介电常数材料替代传统的电容介质材料二氧化硅以减少介质层厚度增加电容。大k值介电材料可以用于制造非易失铁电随机存取存储器(FeRAM),如钛锆铅(PZT)或钽锶铋(SBT)。2〕k值比SiO2〔k<3.9〕小的材料称为低介电常数材料。用铜线替代传统的铝线成为集成电路互连线工艺开展的必然方向。铜互连线工艺要求使用低介电常数材料替代传统的绝缘材料二氧化硅，使得连线之间难于传递电压；2，高/低介电常数K介质材料的定义和使用范围有哪些？100.存储电容材料存储电容材料是数字电路中的动态随机存储器〔DRAM〕和模拟电路中的重要部件。传统材料是：SiO2类型高介电常数的DRAM非挥发性铁电存储器（NVFRAM）1.高介电常数的DRAM利用高介电常数材料作为电容绝缘介质层的最大优点是在保持电容值和面积尺寸不变的前提下，介质层厚度可以增大许多倍。影响高介电常数铁电材料在DRAM中应用的主要因素：较大的漏电流、较高的体和界面缺陷、较低的介电击穿强度和与硅工艺的兼容性等问题。101.2.非挥发性铁电存储器〔NVFRAM〕NVFRAM是一种新型的非挥发性存储器。它是利用铁电材料具有的自发极化以及自发极化在电场作用下反转的特性存储信息。它的这种特性一般用电极化强度随电压变化的电滞回线特性描述。作为NVFRAM电容介质的铁电材料应当具备剩余极化强度PR高、饱和极化电压低、极化反转响应时间快和抗疲劳特性好。102.局域互连材料局域互连材料的要求:必须具有可以实现自对准、热稳定性好、与氧化硅的界面特性好、与MOS工艺兼容等特点。硅化物复合结构是能够满足以上要求的比较理想的局域互连材料。优点：难熔金属硅化物材料可以使局域互连线的电阻降为原来的1/10；某些硅化物同铝的接触电阻率比硅同铝的接触电阻约低一个数量级。缺点：硅化物在形成过程中将产生较大的应力〔约109Pa〕，容易在薄栅SiO2中及其硅衬底外表引入缺陷，影响器件的电学性能和稳定性。多晶硅难熔金属硅化物复合结构多晶硅/硅化物复合结构示意图103.互连材料互连材料主要包括：金属导电材料及相配套的绝缘介质，传统的材料是铝和铝合金、二氧化硅

。存在的主要问题：互连延迟。解决途径：

1.优化互连布线系统的设计；

2.采用新的互连材料目前常用材料：Cu，低介电常数绝缘材料〔聚酰亚胺、氟化氧化物、聚对苯二甲基、干凝胶等〕104.钝化层材料钝化：就是通过在不影响已经完成的集成电路性能的前提下，在芯片外表覆盖一层绝缘介质薄膜，以尽可能减少外界环境对电路的影响，使电路封装后可以长期稳定、可靠地工作。常用的钝化材料：SiO2、磷硅玻璃〔PSG〕、Si3N4、复合结构、SiOxNy两种钝化层材料复合使用是比较常用的。105.集成电路是现代信息产业和信息社会的根底集成电路是改造和提升传统产业的核心技术2000年世界半导体产值达2000亿美元电子信息产品市场总额超过1万亿美元据预测：未来十年内世界半导体的年平均增长率将达15%以上，2021年全世界半导体的年销售额可到达6000~8000亿美元，将支持4~5万亿美元的电子装备市场。集成电路关键加工工艺对材料的要求106.集成电路关键加工工艺对材料的要求硅衬底晶圆芯片硅平面工艺剔除、分类集成电路封装成品成品测试集成电路的制造：400多道工序107.

1.集成电路芯片制作晶圆厚度：缺乏1mm直径：6、8、12英寸晶棒单晶硅锭晶圆生产过程:晶棒制造，晶片制造

108.

晶圆处理：在晶圆上制作电路及电子元件，晶圆上就形成了一个个的小格，即晶粒。 晶圆针测：对每个晶粒检测其电气特性，并将不合格的晶粒标上记号后，将晶圆切开，分割成一颗颗单独的晶粒。芯片制造过程：晶圆处理、晶圆针测、封装、成品测试等。处理后的晶圆〔排满成百上千个集成电路〕

1.集成电路芯片制作109.

1.集成电路芯片制作封装后的集