数字时钟设计报告-同济大学

数字电子钟PAGEPAGE11/系统的设计任务2/设计方案3/方案中各部分单元的设计、参数计算和器件选择4/画出符合设计要求的完整系统电路图。5/打印并在规定时间内上交设计报告（准备进行答辩，并在计算机中演示设计程序）设计题目数字电子钟1、设计任务：2、供选方案：分频时，CD4020,CD4040,CD4060也都能实现各种级数的二进制分频器。3、方案的选择和器件参数的计算：易于分频成秒信号，所以最终采用后者。的分频功能。刚开始想采用十四位2进制计数器CD4060，不过很遗憾，EWB中没有该集成电路，所以改用十二位二进制计数器CD4040和十进制计数器74290配合使用，其中74290通过常用的清零法，改装成八进制计数器。具体做法是把输入计数脉冲CP加在CLKA端，将QD与控制清零端R1,R2从外部连接起来，这样当74290计数至1000B(8)，QD会输出一个高电平至R1,R2,这样74920内数据会清零，从而实现八进制功能。将十位的74LC290的QB和QC端分别与控制清零端R1,R2从外部连接起来，这样当74290计数至0110B(6)，会输出两个高电平分别至R1,R2,这样74920内数据会清零，从而实现六进制功能。同时由QB,QC经过与门接入分计数器的CLKA端，从而实现进位功能。时计数功能稍显复杂，在分秒基础上，需要将个位74LC290的QC端和十位的QB端在外部经过与门，分别连入两集成电路的R1,R2端，当两计数器以8421编码方式得到24（0010B,0100B）时，R1,R2会收到高电平清零，完成24进制功能。在校分控制中,我采用的是方案A,该方案简单可行,且在模拟仿真中看不出抖动情况。具体做法是用一个双掷开关，从八进制分频器引出脉冲信号，一处引入秒个位计数器的CKLA，另一处直接接入分个位计数器的CLKA，当开关按下可起对时功能。在校分控制中，我采用的是方案C，该方案可完全消除抖动。后四个与非门用7400集成电路，而第一个与非门采用独立元件。逻辑式计算如下：当H置上时，对7400－1，对7400－2，对7400－3，对7400－4，对最后一个独立与非门，当H置下时，同理可得，把蜂鸣器接入三极管集电极，当分进位脉冲送入NPN型三极管基极时，使发射结电压保持正向偏置，集电节电压反向偏置，使三极管工作于放大状态，蜂鸣器整点报时。蜂鸣器频率选用200Hz而集电极保护电阻选用5Kohm.4、电路调试及体会调试这部分工作在EWB仿真软件上进行。为了节省调试时间，也为了唯一确定每部分的具体情况，对于电路的调试分为几个部分，分别对电路各个部分的功能都进行调试，之后，每连接一部分都要调试一次。整个过程花了不少时间，尤其是调试晶振，由于频率大，基本上通过分频器得到一个秒脉冲需要半个多小时。可当做完时才发现做这个数字钟是多么简单的一件事，主要是在调试时花了不少时间，期间换了不少器件，有的器件在理论上可行，但在实际运行中就无法看到效果，所以调试花了我不少时间，有时无法找出错误便更换器件重新接线以使电路正常运行。在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己亲手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作EWB软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。经过这次课程设计，我对整个电路设计有些自己的体会，比如选用集成电路时，有份集成电路索引会使选用过程更有针对性，而具体应用集成电路时