数字电子技术基本课后答案解析全解主编杨春玲王淑娟_第1页
数字电子技术基本课后答案解析全解主编杨春玲王淑娟_第2页
数字电子技术基本课后答案解析全解主编杨春玲王淑娟_第3页
数字电子技术基本课后答案解析全解主编杨春玲王淑娟_第4页
数字电子技术基本课后答案解析全解主编杨春玲王淑娟_第5页
已阅读5页,还剩50页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

**第3章逻辑代数及逻辑门【3-1】填空1、与模拟信号相比,数字信号的特点是它的离散性。一个数字信号只有两种取值分精品文档放心下载别表示为0和1。2、布尔代数中有三种最基本运算: 与 、 或 和 非,在此基础上又派生出五种感谢阅读基本运算,分别为与非、或非、异或、同或和与或非。3、与运算的法则可概述为:有“0”出 0 ,全“1”出 1;类似地或运算的法则为有”谢谢阅读1”出”1”,全”0”出”0” 。4、摩根定理表示为: = ; = 。5、函数表达式Y= ,则其对偶式为Y= 。6、根据反演规则,若Y= ,则 。7、指出下列各式中哪些是四变量ABCD的最小项和最大项。在最小项后的( )里精品文档放心下载填入mi,在最大项后的( )里填入Mi,其它填×(i为最小项或最大项的序号)。谢谢阅读(1) A+B+D (×); (2) (m7); (3) ABC (×)谢谢阅读(4)AB(C+D) (×); (5) (M9);(6) A+B+CD (×);感谢阅读8、函数式F=AB+BC+CD写成最小项之和的形式结果应为 (3,6,7,11,12,13,14,15),精品文档放心下载写成最大项之积的形式结果应为 0,1,2,4,5,8,9,10)谢谢阅读9、对逻辑运算判断下述说法是否正确,正确者在其后()内打对号,反之打×。感谢阅读(1)若X+Y=X+Z,则Y=Z;(×)(2)若XY=XZ,则Y=Z;(×)(3)若X Y=X Z,则Y=Z;(√)【3-2】用代数法化简下列各式**(1)F=ABCAB1(2)F=ABCDABDACDAD12(3)F3ACABCACDCD(4)F4ABC(ABC)(ABC)ACDABC【3-3】用卡诺图化简下列各式(1)FBCABABC(2)FABBCBC12ABCAB(3)FACACBCBC(4)FABCABDACDCDABCACD34ABACBCAD或(5)FABCACABD(6)FABCDABCADABC56ABACBDABCCD(7)FACABBCDBDABDABCD(8)FACACBDBD78ABDBDABCDABCDABCDABCDFA(CD)BCDACDABCDCDCD精品文档放心下载9(10)F=FACABBCDBECDECABACBDEC感谢阅读10 10【3-4】用卡诺图化简下列各式P1(A,B,C)=m(0,1,2,5,6,7)ABACBC感谢阅读P2(A,B,C,D)=m(0,1,2,3,4,6,7,8,9,10,11,14)ACADBCD精品文档放心下载(3)P3(A,B,C,D)=m(0,1,,4,6,8,9,10,12,13,14,15)ABBCADBD感谢阅读(4)P4(A,B,C,D)=M1•M7ABCBCD感谢阅读【3-5】用卡诺图化简下列带有约束条件的逻辑函数**(1)PA,B,C,Dm(3,6,8,9,11,12)(0,1,2,13,14,15)ACBDBCD(或ACD)精品文档放心下载1d(2)P(A,B,C,D)=m(0,2,3,4,5,6,11,12)(8,9,10,13,14,15)BCBCD2d(3)P=ACDABCDABCDADACDBCD(或ABD)AB+AC=03P4=ABCDABCDAB(ABCD为互相排斥的一组变量,即在任何情况下它们之中不可能两个同时为1)精品文档放心下载【3-6】 已知: Y1= Y2=用卡诺图分别求出 , , 。解:先画出Y1和Y2的卡诺图,根据与、或和异或运算规则直接画出 , ,精品文档放心下载的卡诺图,再化简得到它们的逻辑表达式:ABDABCCD==第4章 集成门电路【4-1】填空1.在数字电路中,稳态时三极管一般工作在开关(放大,开关)状态。在图4.1中,若UI<0,则晶体管截止(截止,饱和),此时UO=3.7V(5V,3.7V,2.3V);欲使晶体管处谢谢阅读于饱和状态,UI需满足的条件为b(a.UI>0;b.U0.7V;c.U0.7V)。ICCICCRRRRbcbc在电路中其他参数不变的条件下,仅Rb减小时,晶体管的饱和程度加深(减轻,加深,不变);仅Rc减小时,饱和程度减轻(减轻,加深,不变)。图中C的作用是加速(去耦,加速,隔直)。谢谢阅读+5V +3VCRcG1G2ATBG3uRbuoi图4.1 图4.2**2.由TTL门组成的电路如图4.2所示,已知它们的输入短路电流为IS=1.6mA,高电精品文档放心下载平输入漏电流IR=40μA。试问:当A=B=1时,G1的灌(拉,灌)电流为3.2mA ;A=0精品文档放心下载时,G1的拉 (拉,灌)电流为160 A。3.图4.3中示出了某门电路的特性曲线,试据此确定它的下列参数:输出高电平精品文档放心下载UOH=3V;输出低电平UOL=0.3V;输入短路电流IS=1.4mA;高电平输入漏电流IR=0.02mA;阈值电平UT=1.5V;开门电平UON=1.5V;关门电平UOFF=1.5V;低电平噪声容限UNL=1.2V;高电平噪声容限UNH=1.5V;最大灌电流IOLMax=15mA;扇出系数No=10。UOUOHII3VUOL0.02mA3VOUI0.3V0.3VO1.5VUO5mAI-1.4mAO15mAIOLIOH图4.34.TTL门电路输入端悬空时,应视为高电平(高电平,低电平,不定);此时如用万用精品文档放心下载表测量输入端的电压,读数约为1.4V (3.5V,0V,1.4V)。感谢阅读5.集电极开路门(OC门)在使用时须在输出与电源(输出与地,输出与输入,输出精品文档放心下载与电源)之间接一电阻。6.CMOS门电路的特点:静态功耗极低(很大,极低);而动态功耗随着工作频率的谢谢阅读提高而增加(增加,减小,不变);输入电阻很大(很大,很小);噪声容限高(高,低,等)感谢阅读TTL门【4-2】电路如图4.4(a)~(f)所示,试写出其逻辑函数的表达式。谢谢阅读**CMOSTTLCMOSAAAFBF2BF3110k10051(a)(b)(c)TTLCMOSTTLAF4AF5BBA100kF610kB100k(d)(e)(f)图4.4解:(a)FA(b)F1(c)FAB123(d)FAB(e)F1(f)FB456【4-3】图4.5中各电路中凡是能实现非功能的要打对号,否则打×。图(a)为TTL感谢阅读门电路,图(b)为CMOS门电路。解:A1AAAA5V√√√××1001M(a)1AAAABTG1M××VDD××(b)图4.5【4-4】要实现图4.6中各TTL门电路输出端所示的逻辑关系各门电路的接法是否正精品文档放心下载确?如不正确,请予更正。解:**AA BFABCCC× D(a)AABBCFABCCDBFABXA1√AB(c)图4.6

FABCD×(b)VCCRFABCDFAXBX100kΩ(改为×10Ω)(d)【4-5】TTL三态门电路如图4.7(a)所示,在图(b)所示输入波形的情况下,画出F端的波形。精品文档放心下载ABACFBC(a) (b)图4.7解:C1时,FAB;当C0时,FABAB。于是,逻辑表达式FABC(AB)C谢谢阅读的波形见解图所示。**ABCF【4-6】图4.8所示电路中G1为TTL三态门,G2为TTL与非门,万用表的内阻20kΩ/V,精品文档放心下载量程5V。当C=1或C=0以及S通或断等不同情况下,UO1和UO2的电位各是多少?请填精品文档放心下载入表中,如果G2的悬空的输入端改接至0.3V,上述结果将有何变化?谢谢阅读C0SUO1G1UO2G2V图4.8解:CS通S断1UO1=1.4VUO1=0V1UO2=0.3VUO2=0.3V0UO1=3.6VUO1=3.6V0UO2=0.3VUO2=0.3V若G2的悬空的输入端接至0.3V,结果如下表CS通S断1UO1=0.3VUO1=0V1UO2=3.6VUO2=3.6V0UO1=3.6VUO1=3.6V0 UO2=3.6VUO2=3.6V【4-7】已知TTL逻辑门UoH=3V,UoL=0.3V,阈值电平UT=1.4V,试求图4.9电路中各电压表的读数。精品文档放心下载解:电压表读数V1=1.4V,V2=1.4V,V3=0.3V,V4=3V,V5=0.3V。感谢阅读**3.6V0.3V3.6V1.4VVV1.4VV30.3V3VV4123.6V3.6V0.3VV5图4.9【4-8】如图4.10(a)所示CMOS电路,已知各输入波形A、B、C如图(b)所示,R=10k,请画出F端的波形。谢谢阅读AAFBB CC R(a) (b)图4.10解:当C=0时,输出端逻辑表达式为F=AB;当C=1时,F=A,即,F=ABC+AC。感谢阅读答案见下图。ABCF【4-9】由CMOS传输门和反相器构成的电路如图4.11(a)所示,试画出在图(b)波形作用下感谢阅读的输出UO的波形(UI1=10V UI2=5V)精品文档放心下载**UI1 TGUI2 TGC

C10VUoO tUOO t(a) (b)图4.11解:输出波形见解图。C10V0 tuo10V5Vt0第5章 组合数字电路【5-1】分析图5.1所示电路的逻辑功能,写出输出的逻辑表达式,列出真值表,说明其逻感谢阅读辑功能。AB YC图5.1解: YABCABCABCABC感谢阅读m(0,3,5,6)ABC谢谢阅读【5-2】逻辑电路如图5.2所示:**1.写出S、C、P、L的函数表达式;2.当取S和C作为电路的输出时,此电路的逻辑功能是什么?谢谢阅读XSYZCPL图5.2【5-2】解:SXYZCX(YZ)YZXYXZYZ感谢阅读PYZL=YZ2.当取S和C作为电路的输出时,此电路为全加器。精品文档放心下载【5-3】图5.3是由3线/8线译码器74LS138和与非门构成的电路,试写出P1和P2的表精品文档放心下载达式,列出真值表,说明其逻辑功能。BIN/OCTC00P11B12A2374LS1384P2516070图5.3解:Pm(0,7)ABCABC1Pm(1,2,3,4,5,6)ABBCAC或PABBCAC谢谢阅读2 2【5-4】图5.4是由八选一数据选择器构成的电路,试写出当G1G0为各种不同的取值时谢谢阅读的输出Y的表达式。**YYG20MUXG11G74LS151007AEN01234567"1"B图5.4解:结果如表A5.4所示。表A5.4G1G0Y00A01AB10AB11AB【5-5】用与非门实现下列逻辑关系,要求电路最简。Pm(11,12,13,14,15) 1P2m(3,7,11,12,13,15)精品文档放心下载 P3 m(3,7,12,13,14,15)解:卡诺图化简如图A5.5所示。P1CD00011110P2CD00011110P3CD00011110ABABAB000000000010000010010000010010010010111111111110111111100010100010100000图A5.5P1ABACDP2ABCACDACDP3ABACD将上述函数表达式转换为与非式,可用与非门实现,图略。感谢阅读【5-6】某水仓装有大小两台水泵排水,如图5.6所示。试设计一个水泵启动、停止逻辑谢谢阅读控制电路。具体要求是当水位在H以上时,大小水泵同时开动;水位在H、M之间时,只谢谢阅读**开大泵;水位在M、L之间时,只开小泵;水位在L以下时,停止排水。(列出真值表,写谢谢阅读出与或非型表达式,用与或非门实现,注意约束项的使用)精品文档放心下载M1图5.6解:1.真值表如表A5.6所示;表A5.6HMLF2F10000000101010××01110100××101××110××111112.卡诺图化简如图A5.6所示;F2ML00011110F1ML00011110HH0001´0010´1´´1´1´´1´图A5.63.表达式为

M2HMLFM2F1MLHMHLH或按虚线框化简可得F1HML。图略。谢谢阅读【5-7】仿照全加器设计一个全减器,被减数A,减数B,低位借位信号J0,差D,向高精品文档放心下载位的借位J,要求:1.列出真值表,写出D、J的表达式;**2.用二输入与非门实现;3.用最小项译码器74LS138实现;4.用双四选一数据选择器实现。解:1.设被减数为A,减数为B,低位借位为J0,差为D,借位为J。列真值表如表A5.7精品文档放心下载所示。表A5.7ABJ0DJ0000000111010110110110010101001100011111化简可得D(A,B,J)m(1,2,4,7)ABJ00J(A,B,J)m(1,2,3,7)ABJAB00用二输入与非门实现的逻辑图见图A5.7(a)。用74LS138实现的逻辑图见图A5.7(b)。精品文档放心下载用双四选一数据选择器实现的逻辑图见图A5.7(c)。精品文档放心下载ABDJ0J(a)**BIN/OCT0DJJ001A10MUXB1DG2A2B0374LS15331D2D4EN10123EN20123"1"5J"1"6&EN7J0(b)(c)图A5.7【5-8】设计一组合数字电路,输入为四位二进制码B3B2B1B0,当B3B2B1B0是BCD8421精品文档放心下载码时输出Y=1;否则Y=0。列出真值表,写出与或非型表达式,用集电极开路门实现。感谢阅读解:1.根据题意直接填写函数卡诺图,如图A5.8(a)所示。化简为0的最小项,可得输出Y的与或非式精品文档放心下载YBBBB3 2 3 12.用集电极开路门实现的逻辑图见图A5.8(b)。谢谢阅读YB1B000011110B3B2001111+VCC011111R110000B1YB3101100B2(a)(b)图A5.8【5-9】试用最小项译码器74LS138和和一片74LS00实现逻辑函数精品文档放心下载P(A,B)m(0,3)1 P2(A,B) m(1,2,3)解:本题有多种答案,答案之一如图A5.10所示,其余答案请同学自行设计。精品文档放心下载**BIN/OCTB00P2A1122P134"1"56EN7图A5.10【5-10】试用集成四位全加器74LS283和二输入与非门实现BCD8421码到BCD5421谢谢阅读码的转换。解:将BCD8421码转换为BCD5421码时,则前五个数码不需改变,后五个数码需要加3,感谢阅读如表A5.11所示。表A5.11被加数(BCD8421)加数和(BCD5421)A3A2A1A0B3B2B1B0S3S2S1S0000000000000000100000001001000000010001100000011010000000100010100111000011000111001011100111010100000111011100100111100由表可得74LS283的加数低两位的卡诺图,见图A5.11(a)所示。设BCD8421码输入谢谢阅读为DCBA,则化简可得B=B=D+CB+CA=DCBCA谢谢阅读1 0用74LS283和二输入与非门实现的逻辑图见图A5.11(b)。精品文档放心下载**B1/B0BAS3S2S1S0DC00011110C474LS283C0000000A3A2A1A0B3B2B1B001011111´´´´A1011´´BCD(a)(b)图A5.11【5-11】设计一个多功能组合数字电路,实现表5.1所示逻辑功能。表中C1,C0为功能谢谢阅读选择输入信号;A、B为输入变量;F为输出。1、列出真值表,写出F的表达式;2、用八选一数据选择器和门电路实现。表5.1C1C0F00A+B01AB10AB11AB解:1.输出F的表达式为FCABCABCABCABCCAB谢谢阅读0 0 1 0 1 02.用八选一数据选择器和门电路实现逻辑图如图A5.12所示。图中感谢阅读D0=D3=D4=D7=B;D1=1;D2=0;D5=D6=B感谢阅读FFC20MUXC11G74LS151007AEN01234567"1"B图A5.12**【5-12】电路如图5.12(a)所示。写出L,Q,G的表达式,列出真值表,说明它完成什么逻辑功能。感谢阅读用图5.12(a)、(b)所示电路构成五位数码比较器。谢谢阅读LYA<BYA=BYA>BA(A<B)iBQ(A=B)i74LS85G(A>B)iA3A2A1A0B3B2B1B0(a) (b)图5.12解:输出函数表达式为LAB GAB QABAB该电路为一位数码比较器。将一位数码比较器的输出L、Q、G接到74LS85的串行输入端即可。感谢阅读【5-14】解:设合格为“1”,通过为“1”;反之为“0”。根据题意,列真值表见表A5.14。感谢阅读表A5.14ABCF00000010010001101000101111011111化简可得**【5-13】某汽车驾驶员培训班进行结业考试,有三名评判员,其中A为主评判员,B和谢谢阅读为副评判员。在评判时,按照少数服从多数的原则通过,但主评判员认为合格,方可通过。感谢阅读用与非门组成的逻辑电路实现此评判规定。解:设合格为“1”,通过为“1”;反之为“0”。根据题意,列真值表见表A5.14。感谢阅读表A5.14ABCF00000010010001101000101111011111化简可得FABACAB.AC【5-14】分析图P5.16所示电路中,当A、B、C、D只有一个改变状态时,是否存在竞谢谢阅读争冒险现象?如果存在,都发生在其他变量为何种取值的情况下?谢谢阅读ABYCD图5.14解:由图可知表达式为当B=0且C=D=1时:Y=AA当A=D=1且C=0时:Y=B+**当B=1,D=0或A=0,B=D=1时:Y=C+C精品文档放心下载当A=0,C=1或A=C=1,B=0时:Y=D+D感谢阅读第6章 触发器【6-1】已知由与非门构成的基本RS触发器的直接置“0”端和直接置“1”端的输入波形如图6.1所示,试画出触发器Q端和Q端的波形。精品文档放心下载RddQQ图6.1解:基本RS触发器Q端和Q端的波形可按真值表确定,要注意的是,当R和S同时为“0”谢谢阅读d d时,Q端和Q端都等于“1”。R和S同时撤消,即同时变为“1”时,Q端和Q端的状态感谢阅读d d不定。见图6.1(b)所示,图中Q端和Q端的最右侧的虚线表示状态不定。精品文档放心下载ddQQ图6.1(b) 题6-1答案的波形图

不定状态【6-2】触发器电路如图6.2(a)所示,在图(b)中画出电路的输出端波形,设触发器初态为“0”。谢谢阅读QQRdSdQRSQdd(a)(b)图6.2解:此题是由或非门构成的RS触发器,工作原理与由与非门构成的基本RS触发器一样,只不过此电路对输入触发信号是高电平有效。参照题6-1的求解方法,即可画出输出端的波形,见图6.2(c)。感谢阅读RdSdQQ 不定状态图6.2(c)**【6-3】试画出图6.3所示的电路,在给定输入时钟作用下的输出波形,设触发器的初态为“0”。感谢阅读“1”RY1JCPC11KQZSCP图6.3解:见图6.3(b)所示,此电路可获得双相时钟。CPQQYZ图6.3(b)【6-4】分析图6.4所示电路,列出真值表,写出特性方程,说明其逻辑功能。感谢阅读Q QD CP图6.4解:1.真值表(CP=0时,保持;CP=1时,如下表)感谢阅读DnQnQn+10 0 00 1 01 0 11 1 12.特性方程Qn+1=Dn**3.该电路为锁存器(时钟型D触发器)。CP=0时,不接收D的数据;CP=1时,把精品文档放心下载数据锁存,但该电路有空翻。【6-5】试画出在图6.5所示输入波形的作用下,上升和下降边沿JK触发器的输出波形。谢谢阅读设触发器的初态为“0”。CPJK图6.5解:见图6.5(b)所示。CPCPJJKKQQ图6.5(b)【6-6】试画出图P6.6(a)所示电路,在图6.6(b)给定输入下的Q端波形,设触发器初态为“0”。谢谢阅读1JQCPCPC1DD1KQQ(a)(b)图6.6解:见图6.6(b)所示。CPDQ图6.6(b)【6-7】根据特性方程,外加与非门将D触发器转换为JK触发器,应如何实现?若反过来将JK触发器转换为D触发器,应如何实现?感谢阅读解:J-K触发器特性方程Qn1JQnKQn精品文档放心下载D触发器特性方程Qn1DD触发器转换为J-K触发器DJQnKQnJQnKQn如图6.7(a)所示。**J-K触发器转换为D触发器 JD,KD如图6.7(b)所示。感谢阅读(a) (b)图6.7【6-8】电路如图6.8(a)所示,触发器为维持阻塞型D触发器,各触发器初态均为“0”。感谢阅读1.在图(b)中画出CP作用下的Q0 Q1和Z的波形;精品文档放心下载2.分析Z与CP的关系。FF0FF11DQ01DQ1QQC1C1CPRQQ0Q1CPZZ(a)(b)图6.8解:1、CP作用下的输出Q0 Q1和Z的波形如下图; 2、Z对CP三分频。精品文档放心下载CPQ1Q2ZZ【6-9】电路如图6.9(a)所示,试在图(b)中画出给定输入波形作用下的输出波形,各触发器的初态均为“0”;根据输出波形,说明该电路具有什么功能?精品文档放心下载FF0FF1A1DQ1DQFC1C1CP(a)**CPAF(b)图6.9解:输出波形图见图6.9(c)CPAF图6.9(c)【6-10】电路如图6.10所示,试在图(b)中画出给定输入波形作用下输出端Q0和Q1谢谢阅读的波形,设各触发器的初态均为“0”。FF0Q0FF1CP1D1DQQ1QAAC1CPC1RQQQ0Q1(a)(b)图6.10解:输出波形图见图6.10(c)图6.10(c)【6-11】电路如图6.11所示,试在图(b)中画出给定输入波形作用下输出端Q0和Q1波形,各触发器的初态均为“0”。精品文档放心下载FF0FF1Q0Q1“1”CP1JQ1JQAAC1CPC11K“1”1KQQR0Q1(a)(b)图6.11解:见图6.11(b)所示。该电路A输入每出现一次下降沿,Q1端就输出一个宽度等于时钟周期的脉冲。精品文档放心下载**CPAQ0Q1图6.11(b)第7章时序逻辑电路【7-1】已知时序逻辑电路如图7.1所示,假设触发器的初始状态均为0。精品文档放心下载(1)写出电路的状态方程和输出方程。分别列出X=0和X=1两种情况下的状态转换表,说明其逻辑功能。感谢阅读画出X=1时,在CP脉冲作用下的Q1、Q2和输出Z的波形。感谢阅读X1JQ11JQ2C1C11K1K1ZCP图7.1解:1.电路的状态方程和输出方程Qn1XQnQnQn1121Qn1QnQn212ZQQCP1 22.分别列出X=0和X=1两种情况下的状态转换表,见题表7.1所示。逻辑功能为当X=0时,为2位二进制减法计数器;当X=1时,为3进制减法计数器。精品文档放心下载3.X=1时,在CP脉冲作用下的Q1、Q2和输出Z的波形如图7.1(b)所示。谢谢阅读题表7.1X=0X=1Q2Q1Q2Q1CP0000Q11110Q21001Z010000图7.1(b)【7-2】电路如图7.2所示,假设初始状态QaQbQc=000。精品文档放心下载写出驱动方程、列出状态转换表、画出完整的状态转换图。谢谢阅读试分析该电路构成的是几进制的计数器。**QQQabc11J1J1JC1C1C11K1K1K1CP图7.2解:1.写出驱动方程JK1JKQnQnJQnQnKQnaabbaccabca2.写出状态方程Qn1QnQn1QnQnQnQnQnQnQn1QnQnQnQnQnaabacaaaababcac3.列出状态转换表见题表7.2,状态转换图如图7.2(b)所示。精品文档放心下载7.2状态转换表CPQnQnQn0cba0127600010012010543301141005101图7.2(b)60004.由FFa、FFb和FFc构成的是六进制的计数器。谢谢阅读【7-3】在二进制异步计数器中,请将正确的进位端或借位端(Q或Q)填入下表精品文档放心下载触发方式 计数器类型加法计数器 减法计数器上升沿触发 由()端引出进位 由()端引出借位下降沿触发 由()端引出进位 由()端引出借位解:题表7-3触发方式 加法计数器 减法计数器上升沿触发 由Q端引出进位 由Q端引出借位下降沿触发 由Q端引出进位 由Q端引出借位【7-4】电路如图7.4(a)所示,假设初始状态Q2Q1Q0=000。感谢阅读1.试分析由FF1和FF0构成的是几进制计数器;谢谢阅读**2.说明整个电路为几进制计数器。列出状态转换表,画出完整的状态转换图和CP精品文档放心下载作用下的波形图。CP1JFF01JFF11JFF2Q0C1C1C1Q11K1K1KQ2CP(a)(b)图7.4解:1、由FF1和FF0构成的是三进制加法计数器(过程从略)感谢阅读2、整个电路为六进制计数器。状态转换表(略),完整的状态转换图谢谢阅读和CP作用下的波形图如下图。CP7012Q07Q1Q26543【7-5】某移位寄存器型计数器的状态转换表如表7.5所示。请在图7.5中完成该计数器的逻辑图,可以增加必要的门电路。要求:写出求解步骤、画出完整的状态转换图。(Q3为高位)精品文档放心下载表7.6CPQQQQ32100000011000Q3Q2Q1Q021100311104011150011C1C1C1C1600011D1D1D1D70000图7.5解:(1)根据状态转换表画次态卡诺图,求出状态方程。**3n+1Q2n+1Q1n+1Qn+10nnQ1Q0QnQn00011110320100000000001´´´´1´´´´´´´´0011´´´´1110´´´´´´´´01111100´´´´´´´´´´´´Qn+1QnQn;Qn+1Qn;Qn+1Qn;Qn+1Qn310231201(2)由状态方程写驱动方程。DQnQn;DQn;DQn;DQn310231201验证自启动,画完整状态转换图。电路可自启动。0812141371526131151049(4)电路图如下图。Q3Q2Q1Q01D C1 1D C1 1D C1 1D C1CP【7-6】在图7.6(a)所示电路中,由D触发器构成的六位移位寄存器输出Q6Q5Q4Q3Q2精品文档放心下载Q1的初态为010100,触发器FF的初态为0,串行输入端DSR=0。请在图7.6(b)中画出A、感谢阅读**Q及B的波形。D移位寄存器ADQBSRCP611JCPC11K

Q(a) (b)图7.6解:波形图如图7.6(b)所示。CPAQB图7.6(b)【7-7】分析图7.7所示电路,说明它们是多少进制计数器?精品文档放心下载11ETQDQCQBQAETQDQCQBQAEP74LS161RCOEP74LS161RCOCPCPCPCPDCBACRLDDCBACRLD111(a)(b)图7.7解:图(a),状态转换顺序[QDQCQBQA]=01234560,是7进制计数器;图(b),[QDQCQBQA]=67891011121314156,是10进制计数感谢阅读器;【7-8】分析图7.8所示电路的工作过程画出对应CP的输出QaQdQcQb的波形和状态转换图(采用二进制码的形式、Qa为高位)。精品文档放心下载按QaQdQcQb顺序电路给出的是什么编码?**3.按QdQcQbQa顺序电路给出的编码又是什么样的?谢谢阅读CPQAQBQCQDCPBCPAS74LS90(2)S(1)R(2)R(1)0000图7.8解:1状态转换图为0000 0001 0010 0011 01001100 1011 1010 0001 10002按QaQdQcQb顺序电路给出的是5421码。精品文档放心下载按QdQcQbQa顺序电路给出的编码如下0000→0010→0100→0110→1000→0001→0011→0101→0111→1001→0000精品文档放心下载【7-10】试用2片4位二进制计数器74LS160采用清零法和置数法分别实现31进制加谢谢阅读法计数器。解:答案略。【7-9】图7.9为由集成异步计数器74LS90、74LS93构成的电路,试分别说明它们是多少进制的计数器。精品文档放心下载QQQQQQQQABCDCPCPBABCDCPCPB74LS9374LS90CPACPASR0(2)R0(1)(2)S(1)R(2)R(1)0000(a) (b)**QAQBQCQDQAQBQCQDCPCPB74LS93CPB74LS93CPAR0(1)R0(2)CPAR0(1)R0(2)(c)图7.9解:图(a),状态转换顺序[QDQCQB]=0120,是3进制计数器;感谢阅读图(b),状态转换顺序[QDQCQB]=01230,是4进制计数器;图(c),是37进制计数器。精品文档放心下载【7-11】图7.12所示为一个可变进制计数器。其中74LS138为3线/8线译码器,当S1=1且S2S30时,进行译码操作,即当A2A1A0从000到111变化时,Y1~Y7依次被选中而输出低电平。74LS153为四选一数据选择器。试问当MN为各种不同取值时,可组成几种不同进制的计数器?简述理由。谢谢阅读D074LS153Y0Y1Y2Y3Y4Y5Y6Y7D1L74LS138DD32BBBEEE012321A0A1S11Q1Q1Q1QCPJC11JC12JC13JC141KR1KR1KR1KR图7.11解:4个JK触发器构成二进制加法计数器,当计数到[Q4Q3Q2Q1]=10000时,74LS138满足使能条件,对[Q3Q2Q1]的状态进行译码,译码器的输出Y经过4选1数据选择器74LS153,在[MN]的控制下,被选中的Y信号,以低电平的形式对计数器清零。不同的[MN]即可改变图7.11所示电路的计数进制,具体见下表。谢谢阅读M N 进制**0 0 八0 1 九1 0 十四1 1 十五第8章 存储器【8-1】填空1.按构成材料的不同,存储器可分为磁芯和半导体存储器两种。磁芯存储器利用谢谢阅读来存储数据;而半导体存储器利用 来存储数据。两者相比,前者一般容量较 ;精品文档放心下载而后者具有速度 的特点。2.半导体存储器按功能分有 和 两种。3.ROM主要由 和 两部分组成。按照工作方式的不同进精品文档放心下载行分类,ROM可分为 、 和 三种。4.某EPROM有8条数据线,13条地址线,则存储容量为 。感谢阅读5.DRAM速度 SRAM,集成度 SRAM。6.DRAM是 RAM,工作时(需要,不需要) 刷新电路;SRAM是 RAM,感谢阅读工作时(需要,不需要) 刷新电路。7. FIFO的中文含义是 。解:1.正负剩磁,器件的开关状态,大,快。2.ROM,RAM。3.地址译码器,存储矩阵,固定内容的ROM、PROM,EPROM三种。精品文档放心下载**4.213×8。5.低于,高于。6.动态,需要;静态,不需要。7.先进先出数据存储器。【8-2】图8.2是16×4位ROM,A3A2A1A0为地址输入,D3D2D1D0为数据输出,试分别写出D3、D2、D1和D0的逻辑表达式。精品文档放心下载A3A2A1A0

地址译码器D3D2D1D0图8.2解:D0A0Dm(3,6,9,12,15)1D2A1A0Dm(0,5,9,13)3【8-3】用16×4位ROM做成两个两位二进制数相乘(A1A0×B1B0)的运算器,列出真值感谢阅读表,画出存储矩阵的阵列图。解:**图8.3【8-4】由一个三位二进制加法计数器和一个ROM构成的电路如图8.4(a)所示谢谢阅读1.写出输出F1、F2和F3的表达式;2.画出CP作用下F1、F2和F3的波形(计数器的初态为”0“)谢谢阅读解:1.

Q2地CP计Q1址F1数·译器Q0码F2器F3CPF1F3F2(a)(b)图8.4FQQQQQQQ感谢阅读11021210FQQQQQQQQQ2210210210FQQ0312.**图8.4(b)【8-5】用ROM实现全加器。解:八m0A中mB取m12一m3C0译m4码m5m6器m7SiCi图8.5第9章可编程逻辑器件及Verilog语言【9-1】简述CPLD与FPGA的结构特点?谢谢阅读解:CPLD采用了与或逻辑阵列加上输出逻辑单元的结构形式;而FPGA的电路结构由若干感谢阅读独立的可编程逻辑模块组成,用户可以通过编程将这些模块连接成所需要的数字系统。谢谢阅读CPLD属于粗粒结构,FPGA属于细粒结构。CPLD是基于乘积项的可编程结构,而在FPGA精品文档放心下载中,其基本逻辑单元LE是由可编程的查找表(LUT,Look-UpTable)构成的,LUT本质感谢阅读上就是一个RAM。【9-2】简述手工设计与PLD设计的流程?解:**答:手工设计:第一步,设计电路,画出逻辑图;第二步,选择逻辑元器件。第三步,精品文档放心下载进行正确的连线。PLD的设计流程:首先根据设计要求写出相应的逻辑表达式,画出设计草图,接着在精品文档放心下载计算机上利用PLD软件通过原理图输入方式或硬件描述语言(HDL)输入方式输入逻辑设感谢阅读计描述,经计算机仿真验证后,下载到PLD器件中,最后再通过外部实际输入输出对设计感谢阅读进行验证。【9-3】用PLD器件实现的电路仿真结果如图9.4所示,请指出电路的功能。谢谢阅读(a)(b)(c)图9.4解:图P9.4(a)为二选一数据选择器,图P9.4(b)边沿型D触发器,图P9.4(c)为电平触感谢阅读发D触发器。**【9-4】Verilog语言程序清单如下,写出电路的逻辑功能,并通过QuartusII进行仿真。谢谢阅读modulecount(out,data,load,reset,clk);感谢阅读output[7:0]out;input[7:0]data;inputload,clk,reset;reg[7:0]out;always@(posedgeclk)beginif(!reset)out=8'h00;elseif(load)out=data;谢谢阅读elseout=out-1;endendmodule解:Verilog语言程序清单如下,写出电路的逻辑功能,并通过QuartusII进行仿真。谢谢阅读modulecount(out,data,load,reset,clk);谢谢阅读output[7:0]out;input[7:0]data;inputload,clk,reset;reg[7:0]out;**always@(posedgeclk)beginif(!reset)out=8'h00;elseif(load)out=data;感谢阅读elseout=out-1;endendmodule【9-5】Verilog语言程序清单如下,写出电路的逻辑功能表,并通过QuartusII进行仿真。精品文档放心下载moduleyima(A,EN,Y);output[7:0]Y;input[2:0]A;inputEN;reg[7:0]Y;wire[3:0]temp={A,EN};alwayscase(temp)4'b0001:Y=8'b00000001;4'b1001:Y=8'b00000010;4'b0101:Y=8'b00000100;4'b1101:Y=8'b00001000;4'b0011:Y=8'b00010000;**4'b1011:Y=8'b00100000;4'b0111:Y=8'b01000000;4'b1111:Y=8'b10000000;default:Y=8'b11111111;endcaseendmodule解:3输入8输出译码器。仿真波形图见P9.5(a),仿真电路图见P9.5(b)。谢谢阅读(a)仿真波形图**(b)仿真电路图**图9.5【9-6】Verilog语言程序清单如下,写出电路的逻辑功能表,并通过QuartusII进行仿真。谢谢阅读modulebianma(Y,A);output[2:0]A;input[7:0]Y;reg[2:0]A;wire[7:0]temp=Y;alwayscase(temp)8'b00000001:A=3'b000;8'b00000010:A=3'b100;8'b00000100:A=3'b010;8'b00001000:A=3'b110;8'b00010000:A=3'b001;8'b00100000:A=3'b101;8'b01000000:A=3'b011;8'b10000000:A=3'b111;default A=3'b000;endcaseendmodule**解:8输入3输出编码器。仿真波形图见P9.6(a),仿真电路图见P9.6(b)。谢谢阅读(a)仿真波形图**仿真电路图P9.6【9-7】用Verilog写出60进制计数器的程序,并进行仿真精品文档放心下载第10章脉冲产生及变换电路【10-1】试计算图10.1中单稳态触发器74LS122的暂稳态时间,Rext=10k、Cext=100nF。谢谢阅读CextRextVCC11139141CextRextRintVCC2A1/Cext8AQ3B14B2Q65RGND7图10.1解:根据图中所给参数,暂稳态时间twtw=0.7RextCext=0.7´10´103´100´10-9=0.7ms谢谢阅读【10-2】图10.2(a)是由555定时器构成的单稳态触发电路。谢谢阅读1.简要说明其工作原理;2.计算暂稳态维持时间tw3.画出在图10.2(b)所示输入ui作用下的uC和uO的波形。精品文档放心下载**4.若ui的低电平维持时间为15ms,要求暂稳态维持时间tw不变,应采取什么措施?感谢阅读ui5V+5VR48ut(ms)510253045509.1k67555cuiu3uoc25t(ms)1uo1F0.01Ft(ms)(a) (b)图10.2解:1、工作原理(略);2、暂稳态维持时间tw=1.1RC=10ms;3、uc和uo的波形如下图:4若ui的低电平维持时间为15ms,要求暂稳态维持时间tw不变,可加入微分电路精品文档放心下载【10-3】图10.3(a)为由555定时器和D触发器构成的电路,请问:精品文档放心下载**1.555定时器构成的是那种脉冲电路?2.在图10.3(b)中画出uc、u01、u02的波形;感谢阅读3.计算u01和u02的频率。uc+5V15kOt48D7Qu3CPO115k555uQuuc6O15O221tμμO0.1F0.01FuO2O t(a) (b)图10.3解:1、555定时器构成多谐振荡器2、uc,uo1,uo2的波形3、uo1的频率f1= uo2的频率f2=158Hz感谢阅读【10-4】由555定时器构成的电路如图10.4(a)所示,其中V5V、U4V。回CCS答下列问题:**说明由555定时器构成的电路名称。如果输入信号ui如图10.4(b)所示,画出电路输出uo的波形。感谢阅读ui/V5VCC434821t73uoO555uo/Vui5621USOt(a)(b)图10.4解:该电路为555定时器构成的施密特触发器。………..................…(3分)感谢阅读由电路图可知,电路的阈值电压为U4VTH1 sU 1U2VTH2 2 s在给定输入ui信号条件下,电路输出uo的波形如图10.4(b)所示。…………......…(3分)感谢阅读ui/V54321tOuo/V5VOt图10.4(b)【10-5】由555定时器构成的施密特触发器如图10.5(a)所示。精品文档放心下载1.在图(b)中画出该电路的电压传输特性曲线;2.如果输入ui为图(c)的波形;所示信号,对应画出输出uO的波形;感谢阅读3.为使电路能识别出ui中的第二个尖峰,应采取什么措施?谢谢阅读4.在555定时器的哪个管脚能得到与3脚一样的信号,如何接法?感谢阅读**+6V748uo5553621C5(a)uo(V)6422 4(b)+6V748uO5553u65I21C5(a)解:

ui4V2Vuoui(V)(c)图10.5u/Vu/VIO64V2V40u/V2O0uI/V0246(b)(c)图10.5(b)

tttt1.见图10.5(b)所示。见图10.5(c)所示。为使电路能识别出uI中的第二个尖峰,应使5脚接3V左右控制电压,降低阈值。谢谢阅读7脚,在7脚与电源间接上拉电阻。**【10-6】由555定时器构成的电子门铃电路如图10.6所示,按下开关S使门铃Y鸣响,且抬手后持续一段时间。谢谢阅读计算门铃鸣响频率;在电源电压VCC不变的条件下,要使门铃的鸣响时间延长,可改变电路中哪个元件的参数?精品文档放心下载电路中电容C2和C3具有什么作用?VCCR1S4.7k84C3100μFR37C4R235554.7k6Y251C1C20.1μF0.01μF图10.6解:已知555定时器构成多谐振荡器,门铃振荡频率为f111.01kHzT0.7(R2R)C1212.R3和C4构成放电回路,使两个参数增大,可延长放电时间常数RC。34电容C2具有滤波作用,抑制电源中的高频干扰;电容C3具有“通交流、阻断直流”作用。精品文档放心下载【10-7】图10.7为由两个555定时器接成的延时报警器,当开关S断开后,经过一定的谢谢阅读延迟时间td后扬声器开始发出声音。如果在迟延时间内闭合开关,扬声器停止发声。在图中给定的参数下,计算延迟时间td和扬声器发出声音的频率。感谢阅读+5V+5V485k481M75k55536555316525211S0.01μF0.01μF0.01μF10μF图10.7**解:延迟时间td1.1RC11s扬声器发出声音的频率f1110kHzT0.7(R2R)C122第11章数模与模数转换器【11-1】填空1.8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位谢谢阅读为高电平,则输出电压为 。若输入为10001000,则输出电压为 。感谢阅读2.A/D转换的一般步骤包括 、 、 和 。3.已知被转换信号的上限频率为10kHZ,则A/D转换器的采样频

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论