计算机组成原理（山东科技大学）智慧树知到课后章节答案2023年下山东科技大学

计算机组成原理（山东科技大学）智慧树知到课后章节答案2023年下山东科技大学山东科技大学

第一章测试

下列描述中，

是正确的

A:所有的数据运算都在CPU的控制器中完成B:一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部件C:控制器能理解、解释并执行所有的指令及存储结果D:所有答案都正确

答案:一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部件

电子计算机的算术/逻辑单元、控制单元单元及主存储器合称为

A:ALUB:主机C:UPD:CPU

答案:主机

有些计算机将一部分软件永恒地存于只读存储器中，称之为

A:固件B:硬件C:辅助存储器D:软件

答案:固件

计算机中有关ALU的描述，

是正确的

A:只做加法B:其余答案都不对C:只做算术运算，不做逻辑运算D:能存放运算结果

答案:其余答案都不对

完整的计算机系统应包括

A:主机和实用程序B:外部设备和主机C:配套的硬件设备和软件系统D:运算器、存储器、控制器

答案:配套的硬件设备和软件系统

计算机系统的层次化结构包括

（第零级）、

（第一级）、

（第二级）、

（第三级）、

（第四级）

A:微指令系统、机器语言机器、操作系统机器、汇编语言机器、高级语言机器B:微指令系统、机器语言机器、汇编语言机器、高级语言机器、操作系统机器C:机器语言机器、微指令系统、操作系统机器、汇编语言机器、高级语言机器D:机器语言机器、微指令系统、汇编语言机器、操作系统机器、高级语言机器

答案:微指令系统、机器语言机器、操作系统机器、汇编语言机器、高级语言机器

冯诺依曼型计算机的核心思想是什么？

A:计算机由五大部分组成B:存储程序、程序控制C:计算机以运算器为中心D:程序和数据由二进制表示

答案:存储程序、程序控制

一条指令的执行的完整过程为：

A:取指令--执行指令--分析指令B:取指令--分析指令--执行指令C:执行指令--分析指令--取指令D:均不正确

答案:取指令--分析指令--执行指令

指令和数据均以二进制的形式存放在存储器中，计算机能不能区分它们。

A:不能B:不确定C:能

答案:能

加法指令“ADDM”中ADD是指令的

A:寻址方式B:操作码C:机器数D:操作数

答案:操作码

第二章测试

总线上的信息传送方式分为串行和并行两种。

A:对B:错

答案:对

总线可分为：

A:系统总线B:通信总线C:片内总线D:电源总线

答案:系统总线;通信总线;片内总线

通信总线是指计算机与计算机或其他系统之间通信的信号线。

A:错B:对

答案:对

总线的特性分为：

A:时间特性B:机械特性C:电气特性D:功能特性

答案:时间特性;机械特性;电气特性;功能特性

总线的宽度通常指地址线的根数。

A:对B:错

答案:错

总线的判优控制有两种，分别是集中式和分布式。

A:错B:对

答案:对

总线通讯控制的目的是解决通讯双方的电平问题。

A:对B:错

答案:错

总线传输周期分为：

A:传数阶段B:申请分配阶段C:寻址阶段D:结束阶段

答案:传数阶段;申请分配阶段;寻址阶段;结束阶段

总线的通信方式分为:

A:分离式通信B:同步通信C:半同步通信D:异步通信

答案:分离式通信;同步通信;半同步通信;异步通信

分离式通信的特点是：

A:其余都不对B:各模块有权申请占用总线C:采用同步方式通信，不等对方回答D:各模块准备数据时，不占用总线

答案:各模块有权申请占用总线;采用同步方式通信，不等对方回答;各模块准备数据时，不占用总线

总线的作用是把需要通讯的各个部件连接起来，这说法是否正确？

A:错B:对

答案:对

第三章测试

和辅存相比，主存的特点是_____

A:容量小，速度快，成本高B:其余都不对C:容量小，速度快，成本低D:容量大，速度快，成本高

答案:容量小，速度快，成本高

某一RAM芯片，其容量为128K×16位，除电源和接地端外，该芯片引出线的最少数目是

A:35B:33C:25D:24

答案:35

下列叙述中

是正确的

A:主存只能由RAM组成

B:其余都不对C:主存可由RAM和ROM组成

D:主存只能由BOM组成

答案:主存可由RAM和ROM组成

下述说法中

是正确的

A:半导体RAM是易失性RAM，而静态RAM只有在电源不掉电时，所存信息是不易失的

B:半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的

C:半导体RAM信息可读可写，且断电后仍能保待记忆

D:其余都不对

答案:半导体RAM是易失性RAM，而静态RAM只有在电源不掉电时，所存信息是不易失的

和动态MOS存储器相比，双极型半导体存储器的性能是

A:集成度高，存取周期快，位平均功耗大

B:其余都不对C:集成度高，存取周期快，位平均功耗少

D:集成度低，存取周期快，位平均功耗大

答案:集成度低，存取周期快，位平均功耗大

在程序的执行过程中，Cache与主存的地址映射是由

A:由硬件自动完成的

B:其余都不对C:程序员调度的

D:操作系统来管理的

答案:由硬件自动完成的

在下列因素中，与Cache的命中率无关的是

A:其余都不对B:主存的存取时间

C:Cache的容量

D:Cache块的大小

答案:主存的存取时间

Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作

A:直接映像

B:组相联映像

C:其余都不对D:全相联映像

答案:全相联映像

欲组成一个64K×16位的存储器，若选用32Kx8位的存储芯片，共需

片；若选用16K×1位的存储芯片，则需

片：若选用1Kx4位的存储芯片共需

片。

A:64,128,256B:4,64,256

C:4,64,128D:其他都不正确

答案:4,64,128

11、欲组成一个32K×8位的存储器，当分别选用1Kx4位，16K×1位，2K×8位的三种不同规格的存储芯片时，各需

、

和

片。

A:64,16,16B:16,4,64

C:4,16,128

D:128,16,64

答案:64,16,16

用1Kx4位的存储芯片组成容量为64K×8位的存储器，共需

片，若将这些芯片分装在几块板上，设每块板的容量为16K×8位，则该存储器所需的地址码总位数是

，其中

位用于选板，

位用于选片，

位用于存储芯片的片内地址

A:2,128,14,256,4B:128,14,2,2,10C:14,128,2,4,16D:14，128，2,16,64

答案:128,14,2,2,10

主存可以和缓存、

、CPU交换信息，快速缓存可以和主存、

交换信息。

A:CPU,主存

B:辅存，CPU

C:其他都不正确D:CPU,辅存

答案:辅存，CPU

第四章测试

输入输出系统由I/O软件和I/O硬件组成。

A:对B:错

答案:对

I/O设备的编址方式有统一编址和独立编址两种。

A:对B:错

答案:对

I/O设备和主机之间的联系方式按传送方式分为：

A:并行B:串行C:同步D:异步

答案:并行;串行

I/O与主机传送的三种方式中，CPU的工作效率最高的是DMA方式。

A:对B:错

答案:对

总线连接方式的I/O接口电路由以下总线链接：

A:命令线B:设备选择线C:数据线D:状态线

答案:命令线;设备选择线;数据线;状态线

中断服务程序要完成如下任务：

A:中断服务B:中断返回C:保护现场

D:恢复现场

答案:中断服务;中断返回;保护现场

;恢复现场

DMA传送的过程是：

A:后处理B:结束传输C:数据传送D:预处理

答案:后处理;数据传送;预处理

DMA接口类型分为选择型和多路型。

A:错B:对

答案:对

DMA接口的功能是：

A:确定数据传送的首地址和长度,修正传送过程中的数据地址和长度B:向CPU申请DMA传送C:管理系统总线、控制数据传送D:处理总线控制权的转交E:DMA传送结束时，给出操作完成信号

答案:确定数据传送的首地址和长度,修正传送过程中的数据地址和长度;向CPU申请DMA传送;管理系统总线、控制数据传送;处理总线控制权的转交;DMA传送结束时，给出操作完成信号

为什么要设置I/O接口？

A:实现数据缓冲达到速度匹配B:实现设备的选择C:反映设备的状态D:传送控制命令E:实现数据串-并格式转换

F:实现电平转换

答案:实现数据缓冲达到速度匹配;实现设备的选择;反映设备的状态;传送控制命令;实现数据串-并格式转换

;实现电平转换

第五章测试

8位二进制表示的无符号数范围是：

A:0~65535B:0~255C:-127~+128

D:0~256

答案:0~255

已知[x]原=1.1111,求

x

A:+0.1111B:-0.1111C:1.1111D:0.1111

答案:-0.1111

已知[x]补=0.1101,求x

A:1.0010B:-0.1100C:-0.1101D:+0.1101

答案:+0.1101

已知[x]补=1.1001，求x

A:-0.1001B:1.1001C:0.0111D:-0.0111

答案:-0.0111

已知[x]反=1,1111，求x

A:-1111B:0,0000C:-0000D:0000

答案:-0000

设A=0.0011，B=–0.0101，求[A+B]补

A:1.1110B:-0.1110C:0.1110

D:0.1000

答案:1.1110

已知x=–0.1110，y=0.0101，求[x

·

y]原

A:+0.01000110B:.01000110C:1.01000110D:+.01000110

答案:1.01000110

x=+0.0111，y=–0.1011，求[x·y]补

A:-0.10110011B:-.10110011C:1.10110011D:-0.01001101

答案:1.10110011

设x=–0.1011，y=-0.1101，求[x/y]补

A:商0.1101B:商+0.1101C:商+0.0111D:商0.0111

答案:商0.1101

下面有关浮点运算器的描述中，正确的是_______

A:尾数部件只进行乘、除操作

B:阶码部件只进行加、减和比较操作

C:阶码部件可实现加减、乘除四种运算

D:浮点运算器可用两个松散连接的定点运算部件(阶码部件和尾数部件)来实现

答案:阶码部件只进行加、减和比较操作

;浮点运算器可用两个松散连接的定点运算部件(阶码部件和尾数部件)来实现

第六章测试

操作数在寄存器中的寻址方式称为（

）寻址。

A:其余都不对B:直接

C:寄存器间接D:寄存器直接

答案:寄存器直接

寄存器间接寻址方式中，操作数在（

）中。

A:其余都不对B:堆栈C:通用寄存器D:主存单元

答案:主存单元

基址寻址方式中，操作数的有效地址是（

）

A:变址寄存器内容加上形式地址B:基址寄存器内容加上形式地址（位移量）

C:程序计数器内容加上形式地址D:其余都不对

答案:基址寄存器内容加上形式地址（位移量）

采用基址寻址可扩大寻址范围，且（

）

A:基址寄存器内容由操作系统确定，在程序执行过程中不可变B:基址寄存器内容由操作系统确定，在程序执行过程中可变

C:基址寄存器内容由用户确定，在程序执行过程中不可变D:其余都不对

答案:基址寄存器内容由操作系统确定，在程序执行过程中不可变

堆栈寻址方式中，设A为累加器，SP为堆栈指针，Msp为SP指示的栈顶单元，如果进栈操作的动作顺序是（SP）-1—>SP，（A）—>Msp，那么出栈操作的动作顺序应为（

）。

A:（SP）-1—>SP，（Msp）—>AB:其余都不对C:（SP）+1—>SP，（Msp）—>AD:（Msp）—>A，（SP）+1—>SP

答案:（Msp）—>A，（SP）+1—>SP

设变址寄存器为X，形式地址为D，某机具有先变址再间址的寻址方式，则这种寻址方式的有效地址为（

）。

A:其余都不对B:EA=（(X)+D）

C:EA=（X）+（D）D:EA=（X）+D

答案:EA=（(X)+D）

指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式可以实现（

）。

A:程序的条件转移和无条件转移B:其余都不对C:程序浮动D:程序的无条件转移和浮动

答案:程序的条件转移和无条件转移

扩展操作码是（

）

A:指令格式中不同字段设置的操作码B:其余都不对C:操作码字段以外的辅助操作字段的代码D:一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数的指令可以具有不同的操作码长度

答案:一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数的指令可以具有不同的操作码长度

在一地址格式的指令中，下列（

）是正确的。

A:一定有两个操作数，另一个是隐含的B:可能有一个操作数，也可能有两个操作数C:其余都不对D:仅有一个操作数，其地址由指令的地址码提供

答案:可能有一个操作数，也可能有两个操作数

设机器字长为16位，存储器按字节编址，设PC当前值为1000H，当读取一条双字长指令后，PC值为（

）。

A:1002HB:1001HC:其余都不对D:1004H

答案:1004H

二地址指令中，操作数的物理位置可安排在（

）。（本题是多选题）

A:一个主存单元和一个寄存器B:两个主存单元C:两个寄存器D:其余都不对

答案:一个主存单元和一个寄存器;两个主存单元;两个寄存器

下列叙述中，（

）能反映CISC的特征。（多项选择）

A:指令字长固定B:只有LOAD/STORE指令可以访存C:大多数指令需要多个时钟周期才能执行完成D:控制器采用组合逻辑设计E:采用优化编译技术F:丰富的寻址方式

G:各种指令都可以访存

答案:大多数指令需要多个时钟周期才能执行完成;丰富的寻址方式

;各种指令都可以访存

第七章测试

下列说法中

是正确的

A:指令周期等于机器周期

B:其余都不对C:指令周期是机器周期的两倍

D:指令周期大于机器周期

答案:指令周期大于机器周期

中断标志触发器用于

A:其余都不对B:开放或关闭中断系统

C:指示CPU是否进人中断周期

D:向CPU发中断请求

答案:指示CPU是否进人中断周期

向量中断是

A:由硬件形成中断服务程序人口地址

B:外设提出中断

C:由硬件形成向量地址,再由向量地址找到中断服务程序入口地址

D:其余都不对

答案:由硬件形成向量地址,再由向量地址找到中断服务程序入口地址

指令寄存器的位数取决于

A:指令字长

B:存储器的容量

C:机器字长

D:其余都不对

答案:指令字长

程序计数器PC属于

A:存储器

B:运算器

C:控制器

D:其余都不对

答案:控制器

RISC机器

A:一定采用流水技术

B:CPU配备很少的通用寄存器

C:不一定采用流水技术

D:其余都不对

答案:一定采用流水技术

根据CPU访存的性质不同，可将CPU的工作周期分为：

A:简指周期B:取指周期C:执行周期D:中断周期

答案:简指周期;取指周期;执行周期;中断周期

计算机中存放当前指令地址的寄存器叫A。在顺序执行程序时，若存储器按字节编址，而指令长度为32位，则每取出一条指令后，该寄存器自动加B。当执行C指令或

D操作时，该寄存器接收新的地址。

A:程序计数器PC，4，转移，中断

B:程序计数器PC，2，转移，中断C:其他都不对D:堆栈计数器，8，转移，中断

答案:程序计数器PC，4，转移，中断

由编译程序将多条指令组合成一条指令，这种技术称做

A:超流水线技术

B:超标量技术

C:超长指令字技术

D:其余都不对

答案:超长指令字技术

某机有四个中断源.优先顺序按1→2→3→4降序排列,若想将中断处理次序改为3→1→4→2,则1、2、3、4中断源对应的屏蔽字分别是___、___、____和_____。

A:其他都不对B:

0100，1111

，0101，1101C:

1101，

0100

，1111

，0101D:

1101，

0100

，0101，1111

答案:

1101，

0100

，1111

，0101

计算机中存放当前指令地址的寄存器叫_____。在顺序执行程序时，若存储器按字节编址，而指令长度为32位，则每取出一条指令后，该寄存器自动加_____。当执行_____指令或______操作时，该寄存器接收新的地址。

A:程序计数器PC

,

4

,

转移

,

中断B:其他都不对C:堆栈计数器

,

4

,

转移

,

中断D:程序计数器PC

,

2

,

转移

,

中断

答案:程序计数器PC

,

4

,

转移

,

中断

某机有四个中断源.优先顺序按1→2→3→4降序排列,若想将中断处理次序改为3→1→4→2,则1、2、3、4中断源对应的屏蔽字分别是___、_____、_____和______。

A:其他都不对

B:1101

，0100

，

1110，

0101

C:0100

，

1111

，

0101，1101D:1101

，0100

，

1111

，

0101

答案:1101

，0100

，

1111

，

0101

中断判优可通过___和

_____

实现,前者速度更快。

A:硬件排队

，

通道方式B:其他都不对C:硬件排队

，

软件排队(编程)D:软件排队(编程)，

硬件排队

答案:硬件排队

，

软件排队(编程)

第八章测试

CU发出的各种操作命令与指令有关，而且必须按一定的次序发出。（）

A:错B:对

答案:对

取指令周期的第一个微操作是PCMAR。（）

A:对B:错

答案:对

指令的操作码部分是CU的输入。（）

A:对B:错

答案:对

取指令周期的微操作有

1W。（）

A:错B:对

答案:对

一个时钟周期的时间就是一个节拍的时间。（）

A:对B:错

答案:对

LDAX指令和STAX指令的取指周期的微操作不同。（）

A:错B:对

答案:错

无条件转移指令JMPY执行阶段的微操作是AD(IR）PC。（）

A:对B:错

答案:对

机器的速度只和机器的主频有关，主频越快，机器的速度越快。（）

A:对B:错

答案:错

异步控制方式有严格的时钟同步。（）

A:对B:错

答案:错

一个机器周期内只