数字逻辑与计算机组成 习题答案 袁春风 第3章作业批改总结

第3章组合逻辑电路作业：习题3、4、6、7、9、11写出图3.34所示电路对应的逻辑表达式。AABF1CF2D图3.34习题3所用组合逻辑电路【分析解答】 F1=A•B+A•C+A•B•DF2=A•B•D+A•C+B•C•D+A•B•C•D基本都能做对，有的同学还进行了化简合并。假定输出F的逻辑表达式为A•B•CD+A+D，画出对应的逻辑电路图，并将该逻辑表达式转换成与-或表达式后，画出对应的两级组合逻辑电路图。【分析解答】DBACF异或运算的优先级高于或运算，但低于与运算DBACF输出F转换为与-或表达式为：F=A•B•D+A•C•D与-或表达式对应的逻辑电路图如下：AABFCD题目一共三个问，有的同学会漏掉问题。部分同学与-或表达式写错。假定一个优先权编码器的输入端为I0，I1，…，I7，输出端为O0，O1，O2和Z，8个输入端构成一个8位二进制数I0I1I2I3I4I5I6I7，3个输出端O0，O1，O2构成一个3位二进制数O0O1O2。若输入二进制数I0I1I2I3I4I5I6I7为0，则输出二进制数O0O1O2为0，Z为1；否则，若输入二进制数I0I1I2I3I4I5I6I7中最左边的1所在位为Ii，则输出二进制数O0O1O2的值为i，Z为0。请用与非门设计该优先权编码器电路，并说明优先级顺序是什么。【分析解答】根据题意，可画出真值表如下：00000000000000000001I0I1I2I3I4I5I6I7O0O1O2Z1xxxxxxx000001xxxxxx0010001xxxxx01000001xxxx011000001xxx1000000001xx10100000001x1100000000011110根据上述真值表，可以写出各个输出端的逻辑表达式如下：O0=I0•I1•I2•I3•I4+I0•I1•I2•I3•I4•I5+I0•I1•I2•I3•I4•I5•I6+I0•I1•I2•I3•I4•I5•I6•I7=I0•I1•I2•I3•I4•I0•I1•I2•I3•I4•I5•I0•I1•I2•I3•I4•I5•I6•I0•I1•I2•I3•I4•I5•I6•I7O1=I0•I1•I2•I0•I1•I2•I3•I0•I1•I2•I3•I4•I5•I6•I0•I1•I2•I3•I4•I5•I6•I7O2=I0•I1•I0•I1•I2•I3•I0•I1•I2•I3•I4•I5•I0•I1•I2•I3•I4•I5•I6•I7Z=I0•I1•I2•I3•I4•I5•I6•I7根据上述表达式，画出对应的逻辑电路图（用与非门实现）如下：II0I1O1I2I3O0I4I5I6I7O2Z优先权编码器的优先级顺序为：I0>I1>I2>I3>I4>I5>I6>I7错的同学不多，但是有的同学画的比较麻烦，没有复用一下已有的元件已知一个组合逻辑电路的功能可用如图3.35所示的真值表来描述。分别用下列器件实现该电路。A BC0 A BC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1F01101000图3.35题7真值表（2）一个4路选择器和一个非门。（3）一个2路选择器和两个逻辑门。【分析解答】用一个8路选择器、一个4路选择器和一个非门、一个2路选择器和两个逻辑门分别实现如下：MUXMUX01000001FABC1101001031100MUXCFAB10MUXBFA0010111011111000011020C基本都能够做对，少数同学出错。已知一个组合逻辑电路的功能可用如图3.36所示的真值表来描述。要求完成以下任务。（1）利用无关项进行化简，并写出函数F的最简逻辑表达式。A B C DA B C D0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1Fdd0100图3.36题9真值表1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1d0dd1d111d（3）对于（2）中的逻辑电路，请判断是否存在竞争冒险？若存在竞争冒险，则解释在什么情况下会出现毛刺，并画出发生毛刺时的时序图；若不存在竞争冒险，则分析说明其不存在竞争冒险的理由。【分析解答】AFAFN1BCDABCD00011110000111101dddddd1111dF=A•B+A•C+A•D上面的逻辑电路不存在竞争冒险，因为得到的最简逻辑表达式是积之和（即与-或）表达式，各乘积项中不存在逻辑相反的变量（这个是必要但非充分条件）。很多同学第（1）问化简仍然会出现问题，第一问出错的很多，导致后面两个问跟着错。前两问做对的前提下，第（3）问出错比较多。逻辑门逻辑门NOT 15 102输入OR 40 303输入OR 55 452输入AND 30 253输入AND 40 302输入NOR 30 253输入NOR 45 352输入NAND 20 153输入NAND 30 252输入XOR 60 40Tpd（ps）Tcd（ps）图3.37门电路延迟根据图3.37中给出的逻辑门的传输延迟Tpd和最小延迟Tcd，计算下图（2.4.3节中图2.30a、2.30b和2.30c中）所示组合逻辑电路的传输延迟和最小延迟，并比较哪个电路的传输延迟最长，哪个电路的传输延迟最短。【分析解答】电路(a)的传输延迟为40+55=95ps；最小延迟为25ps。电路(b)的传输延迟为40+15+15+55=125ps