电子技术课件第6章61 组合逻辑电路的分析

得智慧胜似得金子；选聪明强如选银子。箴言16:166.1组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列真值表(4)分析逻辑功能逻辑电路确定逻辑功能分析步骤：例1：分析以下图的逻辑功能(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..(3)列真值表ABY001100111001Y=AB+AB=AB逻辑式(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号逻辑图逻辑表达式例：最简与或表达式真值表用与非门实现

电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能6.1.2组合逻辑电路的设计根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)化简和变换逻辑表达式(4)画出逻辑图设计步骤如下：真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，说明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1穷举法122逻辑表达式3卡诺图最简与或表达式化简45逻辑变换6逻辑电路图3化简4111Y=AB+AC56例1：设计一个三变量奇偶检验器。要求:当输入变量A、B、C中有奇数个同时为“1〞时，输出为“1〞，否那么为“0〞。用“与非〞门实现。(1)列逻辑状态表(2)写出逻辑表达式取Y=“1〞(或Y=“0〞)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。0000

A

B

C

Y0011010101101001101011001111(3)用“与非〞门构成逻辑电路在一种组合中，各输入变量之间是“与〞关系各组合之间是“或〞关系ABC00100111101111由卡诺图可知，该函数不可化简。0000

A

B

C

Y0011010101101001101011001111(4)逻辑图YCBA01100111110&&&&&&&&1010例2:某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，那么G1和G2均需运行。试画出控制G1和G2运行的逻辑图。设：A、B、C分别表示三个车间的开工状态：开工为“1〞，不开工为“0〞；G1和G2运行为“1〞，不运行为“0〞。(1)根据逻辑要求列状态表首先假设逻辑变量、逻辑函数取“0〞、“1〞的含义。逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，那么G1和G2均需运行。开工“1〞不开工“0〞运行“1〞不运行“0〞(1)根据逻辑要求列状态表0111001010001101101001010011100110111000ABC

G1G2(2)由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G210001101(4)用“与非〞门构成逻辑电路

由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC00100111101111(5)画出逻辑图ABCABC&&&&&&&&&G1G2编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。要表示N个信息所需的二进制代码应满足

2n

N1二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2

Y1

Y0(3)写出逻辑式并转换成“与非〞式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0将十进制数0~9编成二进制代码的电路2二–十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表写出逻辑式并化成“或非〞门和“与非〞门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7画出逻辑图10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0法二：十键8421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。3优先编码器CT74LS4147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111输入(低电平有效)输出(8421反码)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:CT74LS147集成优先编码器(10线-4线)T4147引脚图低电平有效16151413121110912345678CT74LS4147集成优先编码器(8线-3线)1615141312111091234567874LS14874LS348为选通输入端，低电平有效编码器工作输出均被锁定在高电平译码器和数字显示译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。1二进制译码器8个3位译码器二进制代码高低电平信号状态表

例：三位二进制译码器〔输出高电平有效〕输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC例：利用译码器分时将采样数据送入计算机总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作总线译码器工作工作原理：(以A0A1=00为例)000总线2-4线译码器ABCD三态门三态门三态门三态门脱离总线数据全为“1〞总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作工作原理：(以A0A1=00为例)000脱离总线数据全为“1〞CT74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S是使能端

输入输出SA0A1Y0110000011001101110139功能表

Y1Y2Y3111011101110111CT74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S是使能端S=0时译码器工作输出低电平有效集成3/8线译码器1615141312111091234567874LS138三位二进制代码输入端8个输出端3个输入使能端译码器才能处于译码状态，否那么译码器禁止译码。3二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器gfedcba

1.半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg2.七段译码显示器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)100101111117个4位七段显示译码器状态表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码BS204A0A1A2A3CT74LS247+5V来自计数器七段译码器和数码管的连接图510Ω×7abcdefgRBIBILTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT74LS247CT74LS247型译码器的外引线排列图abcdefg动画6.3数据分配器和数据选择器在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如下图。使能端多路选择器多路分配器发送端接收端IYD0D1D2D3SA1A0传输线A0A1D0D1D2D3S数据选择控制数据分配控制6.3.1数据选择器从多路数据中选择其中所需要的一路数据输出。例：四选一数据选择器输入数据输出数据使能端D0D1D2D3WSA1A0控制信号6.3.1数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。一、4选1数据选择器逻辑图集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。集成8选1数据选择器74LS151二、8选1数据选择器74LS151的真值表16选1数据选择器(1)1A2A1A0A0A1A2(2)≥1YD7D6D1D0D15D14D9D8...D15D14...D9D8...D0D1...D6D7SSABCSY1Y3用2片CT74LS151型8选1数据选择器构成具有16选1功能的数据选择器6.3.2数据分配器将一个数据分时分送到多个输出端输出。数据输入控制信号使能端DY0Y1Y2Y3SA1A0数据输出端确定芯片是否工作确定将信号送到哪个输出端数据分配器的功能表Y3Y2Y1Y0使能控制输出SA0A110000001100110D000

00D00000D00000D001例：用集成3/8线译码器构成1路8路分配器74LS138D106.4加法器二进制十进制：0~9十个数码，“逢十进一〞。在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的根本结构、工作原理和使用方法。在数字电路中，为了把电路的两个状态(“1〞态和“0〞态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一〞。6.4加法器P149加法器:实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现6.4.1半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC

半加器逻辑状态表A

B

S

C0000011010101101逻辑表达式逻辑图&=1..ABSC6.4.2全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCO

CI(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

000000011001010011011001010101110011111

1逻辑图&=1>1AiCiSiCi-1Bi&&半加器构成的全加器>1BiAiCi-1SiCiCO

CO

〔三〕集成全加器1413