已阅读5页，还剩15页未读， 继续免费阅读
版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
HDLRTL规划和预算两种设计输入方法硬件描述语言HDL或原理 结构向导和核生成器CoreGenerator可以辅助设计输EDIF网表以便 SynplifyLeonardoSpectrumFPGAII..一旦建立了网表你就可以来
...
..转换 将元件放置到器件中并将它们连接起来同时提Xilinx的其它工具例如FloorplannerFPGAEditorXPowerMulti-PassPlace&Route)流程中每个部分的详细内容将在本课程和性能设计课程5FPGA可以识别的 这个文件叫位流文件一个BIT.bit这个BIT文件可以被直接下载到FPGA中或者可以被转换为存在项目源文件SourcesinProject窗口选择顶层的文件(可以是HDL原理图或EDIF文件这取决于你的设计流程在当前源文件进程ProcessesforCurrentSource窗中双击实现设计ImplementDesign 平面布局Floorplan平面布局器Floorplanner查布FPGA编辑器FPGAEditor,查布实现的各个部件是什么规划和预算编写代码/绘制原理图寄存器传输级(RTL)仿真综合功能仿真实现时序逼近时序仿真BIT文件生成实现的各个部件是什么 将元件放置到芯片上并将它们连接起Xilinx
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 如何准备茶艺师考试的试题及答案
- 2025年茶艺师的职业适应能力挑试题及答案
- 留用策略与员工流失试题及答案
- 孕期运动对胎儿的影响分析试题及答案
- 提升综合能力健康管理师试题及答案
- 2025年度酒店客房部客房服务员绩效管理合同
- 二零二五年度全新土地承包合同征收补偿及农村土地权益置换实施监督办法
- 2025年度水利工程建设项目工程中介代理合同
- 二零二五年度大米种植保险简易合同
- 2025年度自来水入户工程验收及售后服务协议
- 2025山西地质集团招聘37人笔试参考题库附带答案详解
- 2024年新疆中考数学试卷（含答案解析）
- 07FK02防空地下室通风设备安装图集
- 腰椎ODI评分完整版
- 浙江省交通建设工程质量检测和工程材料试验收费标准表
- 脱硝培训课件
- 关于超细碳酸钙粉体的干法表面改性分析
- 分子生态学（课堂PPT）
- 初中化学优质课评分表.
- 数学物理方法_6_拉普拉斯变换
- (完整版)高压开关柜技术协议(10KV配电所10KV高压成套开关柜设备供货)最新（精华版）
评论
0/150
提交评论