数字电路EDA设计

（可编程逻辑器件基础）第一章电子设计自动化概述

第一节EDA技术概述

自20世纪60年代以来，数字集成电路已经历了从SSI、MSI到LSI、VLSI的发展过程。20世纪70年代初以1K位存储器为标志的大规模集成电路（LSI）问世以后，微电子技术得到迅猛发展，集成电路的集成规模几乎以平均每1～2年翻一番的惊人速度迅速增长。标准逻辑器件微处理器与微控制器目前，有以下三种集成逻辑器件可供选用：包含：TTL74/54系列和CMOS4000/4500/74HC系列的器件。特点：中、小规模集成电路、速度快、型号系列齐全、厂家

众多、价格便宜。不足：实现复杂的逻辑功能时，电路庞大、连线增多、可靠

性降低。特点：大规模、超大规模集成电路、其性能已不能单凭器件

本身的电路结构评估，需要配备相应的软件才能形成

一个整体。不足：在某些对工作速度有特别要求的场合，此类器件的弱

点就表现出来。专用集成电路ASICASIC是面向用户实用目的而专门设计的一种集成电路，其宗旨在于优化电路的性能，提高电路的集成度，增强电路芯片的接口能力，同时，其设计周期和开发成本又为用户能接受。通常电路逻辑功能复杂。包括：1.门阵列2.可编程逻辑器件PLD数字电路中由18片IC组成的数字钟数字电路中由18片IC组成的数字钟单片IC（单片机）电子钟单片IC（FPGA）电子钟三类器件的主要性能指标比较很好很好较差开发工具支持较大较小较小库存风险较难不难容易使用难易程度长较短短制造时间很好较好差样品仿真能力较长不长短开发时间较贵一般便宜价格很好较好差集成度很好较好很好速度专用集成ASIC微控制器标准逻辑器件类型指标EDA的几个基本概念EDA——电子设计自动化ASIC——专用集成电路FPGA——现场可编程门阵列CPLD——复杂可编程器件GAL——通用阵列逻辑ISP——在系统可编程1.电子设计自动化——EDAEDA——ElectronicDesignAutomation概念由来电子设计自动化EDA是从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）、CAE（计算机辅助工程）等概念发展而来。发展历程电子CAD阶段20世纪70年代，属EDA技术发展初期。利用计算机、二维图形编辑与分析的CAD工具，完成布图布线等高度重复性的繁杂工作。典型设计软件如Tango布线软件。计算机辅助工程设计（CAE）阶段20世纪80年代初，出现了低密度的可编程逻辑器件（PAL和GAL），相应的EDA开发工具主要解决电路设计没有完成之前的功能检测等问题。80年代后期，EDA工具已经可以进行初级的设计描述、综合、优化和设计结果验证。电子设计自动化（EDA）阶段去单功能电子产品开发转向系统级电子产品开发（即SOC－SystemOnaChip片上系统集成）。20世纪90年代，可编程逻辑器件迅速发展，出现功能强大的全线EDA工具。具有较强抽象描述能力的硬件描述语言（VHDL、VerilogHDL）及高性能综合工具的使用，使过EDA概念发展EDA广义定义：半导体工艺设计自动化、可编程器件设计自动化、电子系统设计自动化、印刷电路板设计自动化、仿真与测试、故障诊断自动化形式验证自动化统称为EDA工程EDA技术设计方法例如：设计一矩形波发生系统。传统数字设计方法CPUMCU8254EDA技术设计方法控制部分波形产生传统方法与EDA方法比较传统方法EDA方法设计方法自下至上（BottomtoUp)自上至下（ToptoDown)实现载体通用的逻辑元件可编程逻辑器件PLD调试方法硬件设计的后期仿真和调试系统设计的早期仿真和修改设计途径硬件电路原理图多种设计文件，以HDL描述文件为主实现方法手工实现自动实现.至顶向下（Top-to-DownDesign）设计方法.至底向上设计方法首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统。自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。自上而下设计中可逐层描述、仿真，保证满足系统指标。2.专用集成电路——ASICASIC——ApplicationSpecificIntegratedCircuit专用集成电路——专门限定的某一种或某几种特定功能的产品或应用而设计的芯片。基本概念ASIC分类全定制——芯片内部各种掩膜全部是按特定功能专门制造，

用户不能更改。半定制——芯片内部预制好晶体管单元电路，只乘金属连线

层的掩膜有待按照具体要求进行设计和制造。可编程——用户可以用开发工具按照自己的设计对可编程器

件编程，以实现特定逻辑功能。ASIC发展趋势最小尺寸越来越小02468101970年1990年2002年2010年μm集成度越来越高02E+114E+116E+118E+111E+121970年1990年2002年2010年集成度K速度越来越快01002003004005006007001970年1990年2002年2010年速度MHz降低了产品的成本。用ASIC来设计和改造电子产品大幅度地减少印制板的面积和接插件，减低装配和调试费用提高产品的可靠性提高了产品的保密程度和竞争能力降低了电子产品的功耗提高电子产品的工作速度大大减少了电子产品的体积和重量

工艺先进用户可编程性及在系统升级有利于芯片研发

ASIC主要特点可编程模拟集成电路其可以实现的功能为：1）信号处理（对信号进行求和、求差、积分运算）2）信号转换（对信号进行AD和DA转换）值得一提的是，美国Lattice公司在1999年推出了一种基于ISP技术的可编程模拟电路（ispPAC），它也可以使用开发软件进行模拟电路仿真，然后通过一个编程电缆下载至芯片中。第二节硬件描述语言概述

ABELAHDLVHDLVerilogHDL

systemC和Handle-C硬件开发语言简介

Altera公司MAX+PLUSIIQUARTUSII开发软件Xilinx公司FoundationISELattice公司ispLEVERispDesignEXPERT

开发平台简介第三节可编程逻辑器件——PLD可编程逻辑器件（ProgrammableLogicDevice）简称PLD，是由“与”阵列和“或”阵列组成，能有效的以“积之和”的形式实现布尔逻辑函数。基本概念基本类型㈠.可编程只读存储器PROM㈡.可编程逻辑阵列PLA㈢.可编程阵列逻辑PAL㈣.通用阵列逻辑GAL1.复杂可编程逻辑器件——CPLDCPLD——ComplicatedProgrammableLogicDeviceI/OFBFBFBI/O互连矩阵FBFB结构框图三大部分：

I/O块，FB（功能块）和互连矩阵。组成特点CPLD延伸出2个发展趋势：可擦除PLD和现场可编程门阵列FPGA。CPLD是由PAL或GAL发展而来，是由可编程逻辑的功能块围绕一个位于中心和延时固定的可编程互连矩阵构成。不采用分段互连方式，具有较大的时间可预测性。采用EEPROM工艺2.现场可编程门阵列——FPGAFPGA——FieldProgrammableGateArrayFPGA内部结构可编程I/O可编程单元可编程布线FPGA现场可编程门阵列通常由布线资源围绕的可编程单元（或宏单元）构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。可编程逻辑功能块CLB实现用户功能的基本单元。可编程I/O单元完成芯片上逻辑与外部封装脚的接口，常分布在CLB的四周可编程互连PI采用SRAM工艺包括各种长度的连线和可编程连接开关，将逻辑块与输入/输出块连接起来，构成特定的电路3.FPGA/CPLD比较/选择/厂家逻辑块粒度不同FPGA逻辑单元粒度小，集成度高；CPLD逻辑块大。因此，FPGA集成度一般比CPLD高。

互连结构不同CPLD是集总式的开关互连，延时相等。而FPGA是分布式的，延时不可预测。生产工艺不同CPLD一般是EEPROM工艺，FPGA则是采用SRAM工艺的，因此，FPGA一般需要外挂配置芯片工作，而CPLD则不要。FPGA/CPLD厂家新一代FPGA/PLD开发软件，适合新器件和大规模FPGA的开发，将逐步取代MaxplusII。一种最优秀的PLD开发平台之一，适合开发中小规模PLD/FPGA。开发软件MAX+PLUSIIQuartusII主流芯片5v/3.3vEEPROM工艺PLD（CPLD），是Altera公司销量最大的产品，已生产5000万片，从32个到1024个宏单元。MAX3000A是Altera公司99年推出的3.3v低价格EEPROM工艺PLD，从32个到512个宏单元，结构与MAX7000基本一样。MAX7000/MAX3000FLEX10K是98推出的2.5v的SRAM工艺PLD（FPGA），从3万门到25万门，主要有10K30E,10K50E,1