基于SRIO协议设计和实现了DSP与FPGA之间的高速数据通信

基于SRIO协议设计和实现了DSP与FPGA之间的高速数据通信摘要:现代信号处理系统通常需要在不同处理器之间实现高速数据通信，SRIO协议由于高效率、低延时的特性被广泛使用。本文研究了在FPGA和DSP两种处理器之间实现SRIO协议的方法，并通过电路设计和利用处理器的开发工具编程实现了两种处理器间的高速通信。经测试，该系统具有较高的传输效率。引言

随着高性能信号处理系统对运算速度、通信速率等要求的不断提高，单独的处理器(如FPGA或DSP)无法满足高速实时信号处理的需求。TI公司的多核DSP处理性能强大，但是并行性不强，难以适应计算异常密集的应用，另外集成性的DSP接口也影响了数据传输的灵活性；FPGA具有极强的并行性，适合密集计算应用，而且可配置I/O和IP核支持多种数据传输接口，但FPGA的内部逻辑资源和存储资源有限，并且开发难度大，实现复杂算法也比较困难。因此，结合多核DSP和FPGA的优势，构建基于异构处理器的信号处理系统成为当前一种发展趋势。异构处理器间的高速通信成为高速信号处理系统[1]的关键问题之一，本文基于SRIO协议设计和实现了DSP与FPGA之间的高速数据通信。1异构处理器电路1.1DSP处理器

在处理器领域，多核DSP在处理性能、功耗和面积上都有很大优势，得到了广泛应用。TI公司的8核处理器TMS320C6678[2]，基于KeyStone多核结构，具有高性能的浮点、定点计算能力，单核具有1GHz的主频，运算速度可达320GMACS/160GFLOPS。该DSP采用同构多核架构，每个核可以独立地执行不同的计算任务,具有512KB的私有内存。芯片具有4MB共享内存供8个核心访问，而且具有SRIO、PCIe等多种接口，能够满足各种数据传输的需求。1.2FPGA处理器

FPGA因其功能强大、接口灵活，成为当前的主流处理器之一，FPGA与DSP芯片有机结合不仅能够高效地实现复杂算法，而且还可以提高系统数据传输的效率和结构的灵活性。Xilinx公司Virtex6LXT系列FPGA芯片XC6VLX550T，是一款具有高级串行数据传输功能的高性能逻辑器件，基于硬件GTX串行收发器，可以实现多种高速数据传输接口。采用SRIOIP核可以实现FPGA和DSP之间的SRIO协议通信。1.3异构处理器电路互连

RapidIO[3]协议是一个开放的点对点分组交换标准，是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的互连技术。串行RapidIO[4]（SRIO）是采用串行差分模拟信号传输的RapidIO协议，基于SerDes（SerializeDeserialize）技术，采用差分交流耦合信号(具有抗干扰能力强、速率高、传输距离较远等优点)，所以SRIO是一个针对嵌入式系统应用的高性能、低引脚数的高速互连接口。SRIO协议分为3层：逻辑层、传输层和物理层。逻辑层定义了操作协议；传输层定义了包交换、路由和寻址机制；物理层定义了电气特性、链路控制和纠错重传等。SRIO是基于包交换的高速互连技术，其数据包是由包头、有效的数据载荷和16位CRC校验组成。包头的长度根据包类型不同，可能为十几到二十几个字节，最大的有效载荷长度为256字节。由于包长度短，所以传输延时较小，硬件上也易于实现，适合数字信号处理场合对传输延时要求较高的应用。TMS320C6678集成了支持SRIOv2.1通信协议的4通道SRIO接口，可以实现每条通路1.25Gbps、2.5Gbps、3.125Gbps、5Gbps的通信速率。XC6VLX550T的GTX模块嵌入SerialRapidIOIP核，可支持线速率为1.25Gbps，2.5Gbps～3.125Gbps，因此可实现异构处理器DSP与FPGA之间的SRIO高速串行通信。为了最大程度地体现RapidIO串行接口的性能，本设计中采用3.125Gbps的线速率，处理器之间采用4xSRIO连接方式，1个1x接口即是一个差分对的一对读/写信号，一个4x接口即4个此类差分对的结合，因此采用4xSRIO连接可实现最高12.5Gbps的数据传输速率。电路连接方式如图1所示，只需要将DSP的TX、RX端口与FPGA的RX、TX端口对应相接，由于SRIO采用差分线对实现数据传输，所以需要在异构处理器的RX端口的差分线上串联一个0.1μF的电容，做交流耦合使用。

图1异构处理器连接方式2SRIO设计DSP和FPGA作为SRIO连接的端点器件，两者可互为从属[5]。主设备