计算机组成原理98434

1.完整的计算机系统应包括配套的硬件设备、存储器、输入设备2.计算机硬件包括 运算器 、控制器和—存储器—组成主机运算运算器和输出设备。其中控制器器和控制器可统称为CPU3•基于存储程序原理的冯•诺依曼计算机工作方式的基本特点是按地址访问并顺序执行指令。5.系统程序是指用来对整个第一章和软件系统。计算机系统进行调度、管理、监视及服务的各种软件应用程序是指用户在各自的系统中开发和应用的各种程序 。23.存储器的容量可以用24.计算机硬件的主要技术指标包括机器字长存储容量24.计算机硬件的主要技术指标包括机器字长存储容量运算速度第二章1.1946年研制成功的第一台电子计算机称为 ENIAC集成电路的发展，到目前为止，依次经历了小规模集成（SSI）、规模集成（MSI）、大规模集成（LSI）和超大规模集成（VLSI）四个阶段。数控机床是计算机在过程控制方面的应用，邮局实现信件自动分拣是计算机在模式识别方面的应用。人工智能研究用计算机模拟人类智力活动的有关理论与技术 ，模式识别研究用计算机对物体、图像、语言、文字等信息进行自动识别 。7•计算机在过程控制应用中，除计算机外， A/D转换器是重要部件，它能把模拟量转换成计算机能识别的信号。计算机按其工艺和器件特点，大致经历了四代变化，第一代从1946年开始，采用电子管;第二代从1958年开始，采用晶体管，第三代从1965年开始，采用中小规模集成电路。第四代从1971年开始，米用大规模和超大规模集成电路。电子计算机的英文名是Computer，世界上第一台电子计算机命名为 ENIAC，它是由宾夕法尼亚州立大学制数字计算机用来处理离散型的信息， 而模拟计算机用来处理连续性的信息。以电压的高低来表示数值，其精度有限的计算机称为模拟计算机。14.将许多电子元件集成在一片芯片上称为14.将许多电子元件集成在一片芯片上称为IC用英文缩写字母表示）判断力和学习力赋予计算机。存储程序的特点依然不变。人工智能（简称AI）的目标是由人类将思考力、判断力和学习力赋予计算机。存储程序的特点依然不变。计算机发展至今，虽然与早期相比面貌全非，但操作系统最早出现在第三代计算机上。网络技术的应用主要有电子商务、网络教育和敏捷制造等。多媒体技术是计算机技术和视频、音频及通信技术集成的产物 。在微型计算机广泛的应用领域中，财务管理属于 数据处理方面的应用。在远程导弹系统中，将计算机嵌入到导弹内，这种计算机属于 专用计算机在计算机的应用领域中属于过程控制。机器人属于人工智能领域的一项重要应用。把各类专家丰富的知识和经验以数据形式存于知识库内，通过专用软件，根据用户查询的要求，向用户做出解答。这种系统通常被称作 专家系统，属于人工智能领域的应用范畴。第三章在做手术过程中，医生经常将手伸出等护士将手术刀递上，待医生握紧后，护士才松手。如果把医生和护士看成是两个通信模块上述一系列动作相当于异步通信中的全互锁 方式。按联接部件不同，总线可分为片内总线、系统总线和 通信总线三种。系统总线是连接CPU主存、1\0之间的信息传送线，按传输内容不同，又可分为地址线数据线和，控制线分别用来传送地一数据和控制信号、响应信号和时序信号。PlugandPlay的含义是即插即用。PCI总线标准具有这种功能。一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。总线上的主模块是指对总线有控制权的模块，从模块是指被主模块访问的模块，只能响应从主模块发来的各种总总线的通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合通常有同步通信的主要特点是通信双方由统一时钟控制数据的传输，一般用于总线长度较短，总线上各部件存取时间比较一致的场合；异步通信的特点是通信双方没有公共的时钟标准，采用应答方式通信，一般用于总线上各部件速度不一致的场合每个总线部件一般都配有三态门电路，以避免总线访问冲突，当某个部件不占用总线时,由该电路禁止向总线发出信息。总线同步通信影响总线效率的原因是必须按最慢速度的部件来设计公共时钟。在总线的异步通信方式中，通信的双方可以通过不互锁、半互锁〔全互锁三种类型联络。按数据传送方式不同，总线可分为串行传输总线和 并行传输总线。单向总线只能将信息从总线的一端传到另一端，不能反向传输。总线判优控制可分为集中式和分布式两种。在同步通信中，设备之间没有应答信号，数据传输在公共时钟信号的控制下进行。在异步通信中，没有固定的总线传输周期，通信双方通过 应答（握手）信号联络。在计数器定时查询方式下，采用每次从上一次计数的终止点开始 计数的方式，可使每个设备使用总线的优先级相等。总线复用技术是指不同的信号（如地址信号和数据信号）共用同一组物理学线路，分时使用，此时需配置相应的电路。半同步通信既有统一的时钟信号，又允许不同速度的模块和谐工作，为此需增设一条“等―WAIT响应信号线。第四章填空主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可以用来存储信息，按存取时间由快至慢排列，其顺序是通用寄存器、快速缓存寄存器、主存、磁盘、磁带。Cache、主存和辅存组成三级存储系统，分级的目的是提高访存速度，扩大存储容量。RAM依据电容存储电荷半导体静态RAM依据RAM依据电容存储电荷4.储电荷的原理存储信息，因此般在一次，刷新与行地址有关，该地址由刷新地址计数器给出。动态RAM依据电容存2ms时间内必须刷新7•半导体静态RAM进行读/写操作时，必须先接受地址信号，信再接受片选和读 /写号。8. 欲组成一个32K*8位的存储器，当分别选用1K*4位,16K*1位，2K*8位的三种不同规格的存储芯片时，各需64 、16和16片。欲组成一个64K*16位的存储器，若选用32K*8位的存储芯片，共需4片；若选用16K*1位的存储芯片，则需64片；若选用1K*4位的存储芯片共需256片。用1K*1位的存储芯片组成容量为16K*8位的存储器共需J28片，若将这些芯片分装在几块板上，设每块板的容量为4K*8位，则该存储器所需的地址码总位数是14,其中2位用于选板，2位用于选片，10位用于存储芯片的片内地址。主存可以和缓存、辅存和CPU交换信息，辅存可以和主存交换信息，快速缓存可以和主存、CPU交换信息。缓存是设在CPU和主存之间的一种存储器，其速度与 CPU速度匹配，其容量与缓存中数据的命中率有关。存储器由m(m=1,2,4,8……)个模块组成，每个模块有自己的地址和数据 寄存器，若存储器采用模m编址，存储器带宽可增加到原来的m倍。设有八体并行低位交叉存储器，每个模块的存储容量是64K*32位，存取周期是500ns,则在500ns内，该存储器可向CPU提供256位二进制信息，比单个模块存储器的速度提高了乙倍。使用高速缓冲存储器是为了解决CPU和主存的速度匹配问题，提高访存速度，缓存的地址对用户是透明的』储管理主要 —决扩大存储器容量问题，存储管理主要由硬件和操作系统实现。后一种情况下, CPU不直接访问第二级存储器。主存储器容量通常以KB为单位，其中K=1024o硬件的容量通常以GB为单位，其中G=2的30次方。主存储器位1MB即等于1024KBo当我们说16位微机的主存储器容量是640KB时，表示主存储器有655360字节存储空间，地址号从0到655359o将主存地址映射到Cache中定位成为地址映像，将主存地址变换成Cache地址称为地址表换，当新的主存块需要调入Cache中，而它的可用地址又被占用时，需根据替换算法解决调入问题。主存和Cache的地址的映像方法很多，常用的有直接映像、全相联映像 组相联映像三种，在存储管理上常用的替换算法是 先进先出算法和近期最Cache的命中率是指CPU要访问的信息已在Cache中的比率，命中率与Cache的块长和容量有关。FlashMemory具有咼性能、低功耗、咼可靠性以及瞬时启动的能力，常作为固态盘，用于便携式电脑中。在Cache-主存层次的存储系统中，存储管理常用的替换算法是LRU和FIFO，前者命中率高。虚拟存储器指的是主存-辅存层次，它可给用户提供一个比实际主存空间大得多的虚拟地址空间。Cache是一种高速缓冲存储器，用来解决CPU与主存之间速度不匹配的问题。现代的Cache可分为片载Cache和片外Cache两级，并将指令Cache和数据Cache分开设虚拟存储器通常由主存和辅存两级组成。为了要运行某个程序，必须把逻辑地址映射到主存的物理地址空间上，这个过程叫地址映像。计算机的存储结构系统通常采用层次结构。在选择各层次所用的器件时，应综合考虑速度、容量、成本、密度、能耗。在Cache-主存的地址映像中， 全相联映像灵活性强，全相联映像成本最高。在写操作时，对Cache与主存单元同时修改的方法称为写直达法，若每次只暂时写入Cache，直到替换时才写入主存的方法称为 写回法。一个n路组相联映像的Cache中，共有M块数据。当n=1时，该Cache变为直接映像；当n=M时，该Cache成为全相联映像。 —由容量为16KB的Cache和容量为16MB的主存构成的存储系统的容量为 16MB。层次化存储器结构设计的依据是程序访问的局部性原理。一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。则主存地址中的主存字块标记为_9位，组地址为4位，字块内地址为_5_位。在虚拟存储器系统中，CPU根据指令生成的地址是逻辑地址（或虚拟地址），经过转换后的地址是物理地址（或实际地址） 。AA"7TZ*第五章I/O接口电路通常具有选址、传送命令、传送数据和反映设备状态功能。I/O的编址方式可分为不统一编址和统一编址两大类，前者需有独立的 I/O指令，后者可通过访存指令和设备交换信息。I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为立即响应、异步定时（采用应答信号）、同步定时（采用同步时标） 三种。主机与设备交换信息的控制方式中， 程序查询方式主机与设备是串行工作的，中断方式和DMA方式主机与设备是并行工作的，且DMA方式主程序与信息传送是并行进行的CPU在指令执行周期结束时刻采样中断请求信号（在开中断情况下），而在存储周期结束时刻采样DMA的总线请求信号。I/O与主机交换信息的方式中， 程序查询方式和中断方式都需通过程序实现数据传送，其中程序查询方式 体现CPU与设备是串行工作如果CPU处于开中断状态，一旦接受了中断请求， CPU就会自动关中断，防止再次接受中断。同时为了返回主程序断点， CPU需将程序计数器内容存至存储器（或堆栈）中。中断处理结束后，为了正确返回主程序运行，并且允许接受新的中断，必须恢复寄存器内容（或现场）和开中断。CPU响应中断时要保护现场，包括对PC内容和寄存器内容的保护，前者通过硬件自动（或中断隐指令）实现，后者可通过 软件编程实现。一次中断处理过程大致可分为 中断请求、中断判优、中断响应、中断服务和 中断返回等五个阶段。为了反映外围设备的工作状态，在I/O接口中都设有状态触发器，常见的有 “工作”触发器B、 “完成”触发器D、“中断请求”触发器INTR和“中断屏蔽”触发—器MASK。D/A转换是将数字信号转换为模拟信号。A/D转换是将模拟信号转换为数字 信号。按照主机与外设数据传输方式不同，接口可分为 并行数据接口和串行数据接口两大类，按照主机与外设交换信息的控制方式不同，接口可分为程序型接口和■ DMA型接口_。19.目前常采用一个DM脸制器控制多个I/O设备，其类型分为选择型和多路型。其中选择型特别适合数据传输率很高的设备。 —多路型DMA控制器适合于同时为多个慢速外围设备 服务，它又可以分为链式多路型和 独立请求方式多路型。在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是—停止CPU访问主存、周期挪用 和DMA和CPU交替访问主存。显示设备种类繁多，目前微机系统配有的显示器件有 CRT显示器、液晶显示坚和 等离子显示器 。显示器所显示的内容有 字符 形、图像三大类。一台微型计算机通常配置最基本的外部设备， 即键盘、鼠标、显示器和打印机等。通道是具有特殊功能的处理器 ，它由I/O指令启动，并以执行通道指令完成外围设备与主存之间进行数据传送。利用访存指令与设备交换信息，这在 I/O编址方式中称为 统一编址。中断接口电路通过 数据 总线将向量地址送至CPUI/O与主机交换信息共有 程序查询方式、程序中断方式 、DMA方式、禾廿通道方式 五种控制方式。29.若显示器接口电路中的刷新存储器容量为 1MB当采用800x600的分辨率模式时，每个像素最多可以有216种颜色。终端由键盘和显示器 组成，具有输入和输出功能。激光打印机采用了 激光技术和照相技术。单重中断的中断服务程序的执行顺序为 保护现场 、设备服务、恢复现场 、开中断 和中断返回。多重中断的中断服务程序的执行顺序为 保护现场 、开中断、设备服务、恢复现场 和中断返回。计算机中广泛用二 进制数进行计算、存储和传递，其主要理由是 物理器件性能所致。 —在整数定点机中，机器数为补码，字长8为（含2位符号位），则所能表示的十进制数范围为-64 至63，前者的补码形式为11000000，后者的补码形式为00111111。机器数为补码，字长16位（含1位符号位），用在整数定点机中，采用原1为符号位，若寄存器内容为10000000，当它分别表示为码、补码、反码及无符号数时， 其对应的真值分别为-0V-128X-127和128（均用十进制表示）。均用十进制表示）。十六进制写出对应于整数定点机的最大整数的补码是7FFF,最小负数补码是8000。均用十进制表示）。原码、补码和反码时，其对应的分值分别为_-0_、和-127/1289.在整数定点机中，采用11111111，当它分别表示为19.在整数定点机中，采用11111111，当它分别表示为1为符号位，若寄存器内容为-1271为符号位，如寄存器内容为&在小数定点机中，采用原码、补码、反码及无符号数时，其对应的真值分别为用十进制表示）。10000000，当它分别表示为、丄、也_和255（均10.在小数定点机中，采用111111110.在小数定点机中，采用1111111,当它分别表示为补1位符号位，若寄存器内容为、-1/128、和_-0_（均用十进制表示）、-1/128、和_-0_（均用十进制表示）TOC\o"1-5"\h\z机器数字长为8为位（含1位符号位），当x=-128（十进制）时，其对应的二进制为-10000000,【X】原=不能表示，【X】反=不能表示_【X】补=10000001,【X】移= 。 原 反 — 补 移17. 设机00H（十六进制），当它分别设计器字长为8位（含1位符号80H（十六进制），当它分别_-0_设计器字长为8位（含1位符号80H（十六进制），当它分别_-0_、主8、-127和土0。18.位），若机器数为代表原码、补码、反码和移码时等价的十进制整数分别为19.位），若机器数为代表原码、补码、反码和移码时等价的十进制整数分别为设计器字长为8位（含1位符号81H（十六进制），当它分别丄、-127、-126和亘。20.位），若机器数为代表原码、补码、反码和移码时等价的十进制整数分别为设计器字长为8位（含1位符号FEH（十六进制），当它分别-126、_-2_、丄和+126。采用浮阶码的21.设计器字长为8位（含1位符号位），若机器数为FFH（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-127、丄、_-0_和+127。采用浮阶码的22.点表示时，若位尾数为规格化形式，则浮点数的表示范围取决于位数，精度取决于尾数的位数,数符确定浮点数的正负。

一个浮点数，当其尾数增加。位数右移一位23.右移时，欲使其值不变，阶码必须阶码力口1一个浮点数，当其尾数增加。位数右移一位24. 对于一个浮点数， 阶码的大小确定了小数点的位置，当其尾数左移时，欲使其值不变，必须是阶码减少。25.定为25.定为浮点数的阶码一定为正，尾数的符号一定为采用浮点表示时，最大浮点数的阶符正，尾数的符号一定为正。最小负。26.和补码除符号位各位数符。移码常用来表示浮点数的尾数夕卜，其他阶码部分，移码26.和补码除符号位各位数符。移码常用来表示浮点数的尾数夕卜，其他阶码部分，移码27.时，当阶码和尾数的符号均为正，其他的数字全部为的是最大的浮点数。当阶码的符号为 正，尾数的符号为这是最小的浮点数。采用浮点表示J_时，表示负，其他数字全部为1时，28.设浮点数字长为24位，欲表示-6X104〜6X104之间的十进制数，在保证数的最大精度条件下，除阶符、数符各取配，这24大精度条件下，除阶符、数符各取配，这24位浮点数的溢出条件是1位外，阶码应取_5_位，尾数应取阶码大于+31 。17位。按这样分29.间的十进制数，在保证数的最大精度条件下，除阶符、数符各取已知29.间的十进制数，在保证数的最大精度条件下，除阶符、数符各取已知16位长的浮点数，欲表示1位外，阶码应取丄位，尾数应取-3X104〜3X104之10位。这种格式的浮点数（补码形式），当阶码小于的浮点数（补码形式），当阶码小于-16时，按机器零处理。满足［x］30.当0>x>-1时，满足［x］原=［x］补的x值是-1/2;当0>x>-27时,=［x］补满足［x］31.最少需用」7_位二进制数可表示任一五位长的十进制数。32.设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式， 则它能表示的最大正数真值是231X（1-217）35.设机器数字长为8位（含1位符号位），对应十进制数x=-52的[x]原为1,0110100,凶补为1,1001100,[x]反为1,1001011 ,[-x]原为0,0110100,[-x]补为0,0110100,补 反 原 补 [-x]为0,0110100。补码表示的二进制浮点数3补码表示的二进制浮点数3位（含阶符1位），尾7.5，最小正数真值为1/32,36.尾数采用规格化形式，阶码数5位（含1位符号位），则所对应的最大正数真值为最大负数真值为-9/256，最小负数真值为-8（写出十进制各位数值）。39.已知十进制数x=-5.5,分别写出对应8位字长的定点小数（含1位符号位）和浮点数其中阶符1位，阶码2位，数符1位，尾数4位）的各种机器数，要求定点数比例因子选取2-4，浮点数为规格化数，则定点表示法对应的 ［x］原为1.0101100 ,［x］补为一1.1010100,［x］反为1.1010011 ，浮点表示法对应的［x］原为0,11;1.1011 ,［x］补为 反 原 补0,11;1.0101 ,凶为0,11;1.0100 反

-231，绝对值最小的负数真值是非零最小正数真值是 2_-231，绝对值最小的负数真值是2-32X（-2-1-217） （均用十进制表示）34. 设机器数字长为8位（含1位符号位），对应十进制数 x=-0.6875的[x]原为—原1.1011000,凶为1.0101000 , [x]为1.0100111, [-x]为0.1011000 , [-x] 补 反 原 为0.1011000 , [-x]反为0.1011000 。在非立即寻址的一地址格式指令中，其中一个操作数通过指令的地址字段安排在寄存器或存储器中。3. 在二地址格式指令中，操作数的物理位置有三种形式，它们是寄存器--寄存器型、寄存器--存储器4.含寻址的算术运算指令，其指令字中不明确给出，其中一个操作数通常隐含在 累加器3. 在二地址格式指令中，操作数的物理位置有三种形式，它们是寄存器--寄存器型、寄存器--存储器4.含寻址的算术运算指令，其指令字中不明确给出，其中一个操作数通常隐含在 累加器中。•立即寻址的指令其指令的地址字段指出的不是操作数本身。型和型。对于一条隐操作数的地操作数的地址，而是器直接寻址操作数在 寄存器储器中，所以执行指令的速度前者比 ——24.RISC的英文全名是ReducedInstructionSetComputer精简指令系统计算机；CISC是ComplexInstructionSetComputer含义是复杂指令计算机 。RISC指令系统选取使用频度较高的一些 简单指令，复杂指令的功能由 简单指令的组合来实现。其指令长度 固定，指令格式种类3,寻址方式种类少，只有—取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行，且采用流水线技术，大部分指令在一个时钟周期时间内完成。26.即寻址。27.格式指令。28.要两次访问存储器的指令通常采用中，寄存器间接寻址操作数在存中文含义是，它的中文操作数由指令直接给出的寻址方式为立只有操作码没有地址码的指令称为零地址在指令的执行阶段需存储器间接寻址。42.表示的数可被理解为42.表示的数可被理解为或字符或地址或逻辑值。在计算机中，一个二进制代码指令或数据43.43.已知［X］补=兀。^2.人贝U［-X］补=XAXX二X+勺。第七章指令字中的地址码字段（形式地址）有不同的含意，它是通过 寻址方式体现的，因为通过某种方式的变换，可以得出有效地址。常用的指令地址格式有零地址、一地址、二地址禾口三地址四种。

29.有效地址的寻址方式常见的有相对寻址。29.有效地址的寻址方式常见的有相对寻址。30.操作数在址码给出，运算结果在累加器。31.的寻址方式是32.33.式是34.指令的操作码中，这种寻址方式是35.存器号，而操作数在寄存器中。36.移指令，用户常用的有移指令和子程序调用指令。38.变址寻址、基址寻址和在一地址的运算指令中，通常第一累加器中，第二操作数由指令地操作数的地址直接在指令中给出直接寻址。操作数的地址在寄存器中的寻址方式是寄存器间接寻址。—主存储器中的寻址方存储器间接寻址。操作数的地址隐含在隐含寻址。在寄存器寻址中，指令的地址码给出寄在寄存器间接寻址中，指令中给出的是操作数地址所在的寄存器编号。程序控制类指令包括各类转无条件转移扌旨令、条件转基址寻址方式的操作数地址由基址寄存器的内容与指令地址码字段给出的地址（或形式地址）求和产生。39. 相对寻址方式中的操作数地址由当前PC值与指令地址码字段给出的位移量（或形式地址）求和产生。40— 式极为相似，但它们的应用场合不同，前者主要用于处理数组程序，后者支持多道程序的应用。第九章CPU从主存取出一条指令并执行该指令的时间叫