电工学简明教程第十三章第二版

13.1

基本门电路及其组合13.3

CMOS门电路13.2

TTL门电路第

13

章门电路和组合逻辑电路

13.4

组合逻辑电路的分析13.5

加法器13.6

编码器13.7

译码器和数字显示13.8

半导体存储器和可编程逻辑器件13.9

应用举例本章要求：第13章门电路和组合逻辑电路掌握基本逻辑门电路的符号及逻辑功能。了解TTL集成与非门的电压传输特性和主要参数，了解CMOS门电路的特点。了解三态门的概念。掌握逻辑代数的基本运算法则，能应用逻辑代数分析简单的组合逻辑电路。了解加法器、8421编码和二进制译码器的工作原理，了解七段LED显示译码驱动器的功能。模拟信号：随时间连续变化的信号序：脉冲信号模拟信号数字信号电子电路中的信号1.模拟信号正弦波信号t三角波信号t

处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。

在模拟电路中，晶体管三极管通常工作在放大区。

2.脉冲信号

是一种跃变信号，并且持续时间短暂。尖顶波t矩形波t

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。

在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。脉冲幅度A脉冲上升沿tr

脉冲周期T脉冲下降沿tf

脉冲宽度tp

脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波R序：

晶体管的开关作用二极管的开关特性导通截止相当于开关断开相当于开关闭合S3V0VSRRD3V0V13.1

基本门电路及其组合

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。13.1.1门电路的基本概念

基本逻辑关系为“与”、“或”、“非”三种。220V+-

设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。逻辑表达式：

Y=A•B1.“与”逻辑关系“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。000101110100ABYBYA状态表BY220VA+-2.“或”逻辑关系

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。逻辑表达式：

Y=A+B真值表000111110110ABY3.“非”逻辑关系

“非”逻辑关系是否定或相反的意思。逻辑表达式：Y=A状态表101AY0Y220VA+-R

由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。

门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。13.1.2

分立元件基本逻辑门电路13.1.1门电路的基本概念

正逻辑系统：

高电位用1表示，低电位用0表示。

负逻辑系统：高电位用0表示，低电位用1表示。电平的高低一般用“1”和“0”两种状态区别（一）二极管“与”门电路1.电路2.工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y

为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V13.1.2分立元件基本逻辑门电路3.逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”Y=ABC逻辑表达式：

逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表或Y=ABC（二）

二极管“或”门电路1.电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U12VRDADCABYDBC2.工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y

为“1”。3.逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表（二）

二极管“或”门电路（三）

三极管“非”门电路+UCCARKRCYT10截止饱和逻辑表达式：Y=A“0”10“1”1.电路“0”“1”AY“非”门逻辑状态表逻辑符号1AY1.“与非”门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门13.1.3基本逻辑门电路的组合2、“或非”门电路有“1”出“0”，全“0”出“1”1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y213.2TTL门电路(三极管—三极管逻辑门电路)

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的工作原理、特性和参数。输入级中间级输出级13.2.1TTL“与非”门电路1.电路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1E2E3E1B等效电路C多发射极三极管有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门13.2.2三态输出“与非”门当控制端为高电平“1”时，实现正常的“与非”逻辑关系

Y=A•B“1”控制端DE1.电路T5Y

R3R5AB

R4R2R1T3T4T2+5VT1截止&YEBA逻辑符号

0

高阻0

0

1

1

0

1

11

1

0

111

1

10

表示任意态13.2.2三态输出“与非”门三态输出“与非”状态表ABEY输出高阻功能表三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1

B1AYT2+UDDT1当A为高电平时，T1导通、T2截止，输出Y为低电平。当A为低电平时，T2导通、T1截止，输出Y为高电平。13.3

CMOS门电路13.3.1CMOS非门电路N沟道P沟道GGDSSY=AABT4T3T1T2+UDDYT4

与T3并联，T1

与T2串联；13.3.2CMOS与非门电路Y=ABBT4T3T1T2AY13.3.3CMOS或非门电路返回Y=A+BCMOS电路优点(1)静态功耗低（每门只有0.01mW,TTL每门10mW)(2)抗干扰能力强(3)扇出系数大(4)允许电源电压范围宽(3~18V)TTL电路优点(1)速度快(2)抗干扰能力强(3)带负载能力强13.4.1逻辑代数

逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。

逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。1.常量与变量的关系21.6.1逻辑代数运算法则2.逻辑代数的基本运算法则自等律0-1律重叠律还原律互补律交换律2.逻辑代数的基本运算法则普通代数不适用！证:结合律分配律A+1=1

AA=A.吸收律：证：证：110011111100反演律列状态表证明：AB00011011111001000000把＋变为把变为＋1变为0；0变为1新得到的函数为原函数得反函数2.逻辑函数的表示方法(1)

逻辑状态表ABCY00000100000111100001111010101011(2)

逻辑式(1)

常采用与—或表达式的形式；(2)

在状态表中选出使函数值为1的变量组合；(3)

变量值为1的写成原变量，为

0的写成反变量，得到其值为1的乘积项组合。(4)

将这些乘积项加起来(逻辑或)

得到“与—或”逻辑函数式。(3)

逻辑图由逻辑式得到逻辑图ABC&>111Y&例2：化简（1）并项法例3：化简（2）配项法例4：化简（3）加项法（4）吸收法吸收例5：化简3.逻辑函数的化简[例13.4.1]

应用逻辑代数运算法则化简下列逻辑式：[解]法则19法则6法则19法则23法则19已知组合逻辑电路图，确定它们的逻辑功能。(2)

对逻辑函数表达式化简或变换；组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。分析步骤：(1)

根据逻辑图，写出逻辑函数表达式；(4)

由状态表确定逻辑电路的功能。(3)

根据最简表达式列出状态表；13.4.2组合逻辑电路的分析例1：分析下图的逻辑功能(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..(3)列逻辑状态表ABY001100111001Y=AB+AB=AB逻辑式(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号(1)写出逻辑式例2：分析下图的逻辑功能.A

B.Y=ABAB

.A•B化简&&11.BAY&A

B

=AB+AB(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY00110010011113.4.3组合逻辑电路的设计已知逻辑要求－列出逻辑状态－写出逻辑式－化简－画出逻辑图例13.4.4，设计是一个多数表决器电路，当输入A、B、C中有2个或2个以上为1时，输出F就为1，否则输出F为0。。1.写出逻辑真值表ABC000101111110010010AB3、化简：2、写出逻辑式4、画出逻辑图：13.5

加法器1.二进制十进制：0~9十个数码，“逢十进一”。

在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。2．二－十进制的转换

用二进制码表示十进制码的编码称为BCD码常用的BCD码有8421码（8421分别代表位权）如数字5的8421码为“0101”13.5

加法器加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现13.5.1半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC

半加器逻辑状态表A

B

S

C0000011010101101逻辑表达式逻辑图&=1..ABSC13.5.2全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCO

CI(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111逻辑图&=1>1AiCiSiCi-1Bi&&半加器构成的全加器>1BiAiCi-1SiCiCO

CO

COCiAiBiCISiCi-1全加器逻辑符号

[例1]

用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。

COA0B0CIS0

COC1A1B1CIS10110110113.6

编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。

要表示N个信息所需的二进制代码应满足

2n

N13.6.1

二—十进制编码器

将十进制的十个数0，1，2，···，9编成二进制代码的电路称二—十进制编码器，这种二—十进制代码称BCD码。13.6

编码器1.二进制代码的位数十个数码，取n等于4。2.列编码表

四位二进制代码共有十六种状态，取任何十种状态都可以表示0~9十个数。

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表

写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7画出逻辑图10000000011101101001&&&≥1≥1≥1≥1≥1≥1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0

法二：十键8421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。

即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。13.6.2优先编码器CT74LS4147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111输入(低电平有效)输出(8421反码)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:CT74LS147集成优先编码器(10线-4线)T4147引脚图低电平有效16151413121110912345678CT74LS414713.7

译码器和数字显示

译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码(输出)。13.7.1

二进制译码器例如：2线—4线译码器、3线—8线译码器、4线—16线译码器等。现以3线—8线译码器74LS138为例说明。返回

输入三位二进制代码：ABC，输出八个信号低电平有效：现以3—8线译码器74LS138为例说明。其余输出为1，·

·

·ABC=000时，1.译码器的状态表

输入

输出ABC00000101001110011010111101111111101111111101111111101111111101111111101111111101111111102.译码器逻辑式…1C

AAB

11B

C

&&......&当S1=1、S2=S3=0时，才正常译码。1S1S2S3>13.译码器逻辑图3.译码器逻辑图都输出高电平。译码器才正常译码；否则不论ABC为何值，S3S2S1为三个使能输入端，只有当它们分别为0、0、1，13.7.2

二—十进制显示译码器1.半导体数码管gfedcba

1.半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefgBS204A0A1A2A3CT74LS247+5V来自计数器七段译码器和数码管的连接图510Ω×7abcdefgRBIBILTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT74LS247CT74LS247型译码器的外引线排列图abcdefg2.七段显示译码器2.七段显示译码器

七段显示译码器的功能是把8421二—十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。74LS247译码器接共阳极数码管。它有四个输入端A0，A1，A2，A3和七个输出端。三个输入控制端：BI：灭灯输入端，当它等于零时，数码管各段均熄灭。LT：试灯输入端，当

BI=1，LT