版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
WordSDRAM芯片引脚说明和存储单元
SD（RAM）英文名是：SynchronousDynamicRandomAccessMemory，即同步动态随机存储器，同步指存储器的工作需要参考（时钟）；
SDRAM的（信号）电平为LVTTL，属单端信号；
对于同步存储器，有三个与工作速率相关的重要指标：内核工作频率、时钟频率、数据传输速率；就SDRAM而言，其内核工作频率、时钟频率和数据传输速率三者相同；最高速率可达200MHz，设计中常用的速率有100MHz、133MHz、167MHz；
下面以W982（5G）6KH为例，来对SDRAM进行介绍
一、SDRAM（芯片）引脚说明
CLK：时钟信号，在该时钟的上升沿采集输入信号；为输入信号；
CKE：时钟使能，高电平有效；禁止时钟时，SDRAM会进入自刷新模式；为输入信号；
CS#：片选信号，低电平有效；为输入信号；
RAS#：行地址选（通信）号，低电平时，表示行地址；为输入信号；
CAS#：列地址选通信号，低电平时，表示列地址；为输入信号;
WE#：写使能信号，低电平有效；为输入信号；
A0~A12：地址线（行/列）；为输入信号；
BS0/BS1或BA0/BA1：BANK地址线；为输入信号；
DQ0~15：数据线；为输入/输出双向信号；
LDQM,UDQM：数据掩码，表示DQ的有效部分；为输入/输出双向信号，其方向与数据总线的方向相同，高电平有效；当DQM有效时，数据总线上出现的对应数据字节被接收端屏蔽；
举例说明：假设以8位数据访问，我们只需要DQ0DQ7的数据，而DQ8DQ15的数据需要忽略；此时，我们只需要设置LDQM为低电平，UDQM为高电平，就可以了；
VDD：SDRAM内核工作（电源），为3.3V
VDDQ：SDRAM数据总线IO口电源，为3.3V
二、存储单元
SDRAM的存储电源（称之为：BANK）是以阵列的形式排列，如图，每个存储单元的结构示意图
对于这个存储阵列，我们可以将其看成是一个表格，只需要给定行地址和列地址，就可以确定其唯一位置，这就是SDRAM寻址的基本原理，而一个SDRAM芯片内部，一般又有4个这样的存储单元（BANK），所以，在SDRAM内部寻址的时候，先指定BANK号和行地址，然后再指定列地址，就可以查找到目标地址；
因此，在器件（资料）上，SDRAM存储容量的定义方式是：地址数х位宽хBANK；以W9825G6KH为例(容量为256Mb)：4Mх4BANKх16bit
行地址信号线为A0~A12共13根，可组成2的十三次方不同的行地址，列地址信号线为A0~A8共9根，可组成2的九次方不同的列地址，因此地址数为4M（2的二十二次方，注：1M为2的二十次方），BANK信号线为BS0/BS1或BA0/BA1共两根，因此BANK数为4；数据信号线为DQ0~15共16根，因此数据线宽为16bit
补充说明：行地址选择和列地址选择处于SDRA
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论