第4章第6讲MOS传输门逻辑电路课件

4.6MOS传输门逻辑电路MOS传输门的基本特性MOS传输门逻辑电路14.6MOS传输门逻辑电路MOS传输门的基本特性1MOS传输门的基本特性NMOS/PMOS传输门特性CMOS传输门特性2MOS传输门的基本特性NMOS/PMOS传输门特性2

MOS传输门结构

NMOS传输门

PassTransistor源、漏端不固定双向导通CMOS传输门Transmission

GateNMOS,PMOS并联源、漏端不固定栅极接相反信号两管同时导通或截止CMOS反相器NMOS,PMOS串联源端接固定电位、漏端输出栅极接相同信号两管轮流导通或截止3MOS传输门结构NMOS传输门CMOS传输门CMOS反NMOS传输门传输高电平特性源端(G)(D)(S)Hints:VD=VG,器件始终处于饱和区,直到截止Vin=VDD,Vc=VDD4NMOS传输门传输高电平特性源端(G)(D)(S)HintsNMOS传输高电平输出电压：有阈值损失工作在饱和区，但是电流不恒定低效传输高电平(电平质量差，充电电流小)Vin=VDD,Vc=VDD，Vout＝VDD－VthVOUT=VDD-VTN5NMOS传输高电平输出电压：有阈值损失Vin=VDD,Vc=NMOS传输门传输低电平特性漏端(G)(s)(D)Hints:器件先处于饱和区，后处于线性区（类似于CMOS反相器中的NMOS管）Vin=0VC=VDD6NMOS传输门传输低电平特性漏端(G)(s)(D)HintsNMOS传输低电平输出电压：没有阈值损失先工作在饱和区，后进入线形区高效传输低电平（电平质量好，充电电流大）Vin=0,Vc=VDD，Vout＝0VOUT=07NMOS传输低电平输出电压：没有阈值损失Vin=0,Vc=VNMOS传输高电平和

低电平的输出波形8NMOS传输高电平和

低电平的输出波形8PMOS传输门传输特性漏端(G)(s)(D)传输高电平情况传输低电平情况器件先处于饱和区，后处于线性区器件始终处于饱和区,直到截止VOUT=VDDVOUT=-VTP9PMOS传输门传输特性漏端(G)(s)(D)传输高电平情况传输管（NMOS/PMOS传输门）结构简单有阈值损失NMOS高效传输低电平，低效传输高电平PMOS高效传输高电平，低效传输低电平VOUT=VDD-VTNVOUT=0VOUT=VDDVOUT=-VTP10传输管（NMOS/PMOS传输门）结构简单VOUT=VDD-NMOS/PMOS传输门特性CMOS传输门特性MOS传输门的基本特性11NMOS/PMOS传输门特性MOS传输门的基本特性11CMOS传输门传输高电平特性传输高电平分为3个阶段：（1）NMOS和PMOS都饱和；（2）NMOS饱和,PMOS线性；（3）NMOS截止,PMOS线性。0VDDVDDVinVoutVDDVTPVTN单管导通双管导通单管导通--VOUT=VDD-VTNVOUT=0VOUT=VDDVOUT=-VTP12CMOS传输门传输高电平特性传输高电平分为3个阶段：0VDDCMOS传输门传输低电平特性传输低电平分为3个阶段：（1）NMOS和PMOS都饱和；（2）NMOS线性,PMOS饱和；（3）NMOS线性,PMOS截止。0VDDVDDVinVoutVDDVTPVTN单管导通双管导通单管导通--VOUT=VDD-VTNVOUT=0VOUT=VDDVOUT=-VTP13CMOS传输门传输低电平特性CMOS传输门直流电压传输特性CLVVDDoutVin始终有一个器件是导通的，可以传输全摆幅的信号14CMOS传输门直流电压传输特性CLVVDDoutVin始终有CMOS传输门导通电流的变化传输高电平传输低电平CLVVCoutVin15CMOS传输门导通电流的变化传输高电平传输低电平CLVCMOS传输门导通电阻的变化传输延迟时间传输低电平16CMOS传输门导通电阻的变化传输延迟时间传输低电平16MOS传输门逻辑电路传输门组合逻辑传输门阵列传输门逻辑形式（CPL和DPL）17MOS传输门逻辑电路传输门组合逻辑17两个传输管串联Y=C1C2A+C1C2X两个传输管并联Y=C1C2A+C1C2B+C1C2X+C1+C2X一个MOS管可以看作一个可控开关(传输管)，Y=CA+CX传输门的逻辑特点避免不定态：短路（同时驱动）和输出高阻（没有驱动）

18两个传输管串联两个传输管并联Y=C1C2A+C1C2B用传输门实现组合逻辑用传输门实现2输入或门的电路

问题：为什么M1不用CMOS传输门VOUT=VDD-VTNVOUT=0VOUT=VDDVOUT=-VTPY=?19用传输门实现组合逻辑用传输门实现2输入或门的电路问题：为传输门组合逻辑传输门结构

互补CMOS结构传输门结构灵活，可以用较少的器件实现逻辑功能实际的传输门电路一般需要输入/输出端加反相器传输门结构与或逻辑一般不如互补CMOS结构高效20传输门组合逻辑传输门结构互补CMOS结构传输门结构灵活，异或门传输门结构灵活，可以用较少的器件实现逻辑功能传输门实现异或等复杂逻辑门结构效率较高NMOS和CMOS结构Y21异或门传输门结构灵活，可以用较少的器件实现逻辑功能Y21改进的传输门结构异或电路A=0时工作,实现ABA=1时工作,实现AB22改进的传输门结构异或电路A=0时工作,实现ABA=1时工作多路选择器多路选择器逻辑类似于异或逻辑，适合传输门结构也可以利用传输门实现三态门23多路选择器多路选择器逻辑类似于异或逻辑，适合传输门结构23全加器全加器中求和逻辑是3异或24全加器全加器中求和逻辑是3异或24传输门逻辑电路传输门组合逻辑传输门阵列传输门逻辑形式（CPL和DPL）25传输门逻辑电路传输门组合逻辑25传输门阵列逻辑用NMOS传输门阵列实现多功能发生器讨论：如何避免输出不定态26传输门阵列逻辑用NMOS传输门阵列实现多功能发生器讨论：如何多功能发生器的真值表27多功能发生器的真值表272828用CMOS传输门构成多功能发生器传输门阵列的优点：结构简单、规整，逻辑组合能力灵活多样，便于版图自动化设计。传输门阵列的缺点：驱动负载的能力弱，单独的NMOS或PMOS传输门有阈值损失。29用CMOS传输门构成多功能发生器传输门阵列的优点：结构简单、传输门逻辑电路传输门组合逻辑传输门阵列传输门逻辑形式（CPL和DPL）30传输门逻辑电路传输门组合逻辑30逻辑形式（logicstyle）可以实现任意逻辑的一种器件排列方法互补CMOS逻辑各种传输门逻辑Domino逻辑不同的逻辑形式根据自身特点，适合特定逻辑功能（互补CMOS适合与或逻辑，传输门适合异或逻辑）31逻辑形式（logicstyle）可以实现任意逻辑的一种器件互补传输晶体管逻辑(CPL)ComplementaryPass-transistorLogic优点：非常简单规则的电路形式，具有很强的逻辑组合能力；用互补的输入信号同时产生一对互补的输出（双轨逻辑）；模块式电路结构，用基本模块组合成复杂功能电路。缺点：输出有阈值损失，噪声容限低，驱动能力差。

可以在输出增加CMOS反相器改善性能。32互补传输晶体管逻辑(CPL)ComplementaryPaCPL增加输出反相器和电平恢复器件提高驱动能力，恢复阈值损失电平33CPL增加输出反相器和电平恢复器件33双传输晶体管逻辑(DPL)DoublePass-transistorLogic优点：保持了CPL的优点，没有阈值损矢，双路传输，速度快。缺点：比CPL用的管