微机原理及接口技术第05章-Read课件

DSESSSCSIPPSW标志寄存器执行部件控制电路指令译码器4321数据暂存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组指令队列地址总线AB数据总线DB总线接口控制电路控制总线CB运算器地址加法器地址译码器、、、指令1指令2指令3指令4、、、数据1数据2、、、MOVAL,[BX]内存储器CPUCPU与内存的关系存储器读操作DSESSSCSIPPSW标志执行部件控制电路指令译码器431第5章

半导体存储器随机存储器RAM只读存储器ROM存储器的连接设计第5章

半导体存储器随机存储器RAM25.1概述存储器是计算机中实现记忆功能的重要部件，可存放程序和数据。存储器按与CPU的耦合关系分为两大类：一类是内部存储器，简称内存。另一类是外部存储器，简称外存。我们只介绍内存，目前构成微机内存的主要是半导体存储器.5.1概述存储器是计算机中实现记忆功能的重要部件，可存放3CPUCACHE主存（内存）辅存（外存）高速缓冲存储器(Cache):所用芯片都是高速的,其存取速度可与微处理器相匹配,容量由几十～几百KB,通常用来存储当前使用最多的程序或数据。内存:速度较快,有一定容量(受DB位数限制),一般都在几十MB以上。外存:速度慢,容量大,如磁带,软盘,硬盘,光盘等。容量可达几百兆至几十个GB,又称“海量存储器”,通常用作后备存储器,存储各种程序和数据,可长期保存,易于修改,要配置专用设备。存储器的分类CPUCACHE主存（内存）辅存（外存）高速缓冲存储器(Ca4按存取方式分，半导体存储器分为两大类：随机存取存储器（RAM）和只读存储器（ROM）。半导体存储器因其存取速度快、集成度高、功耗小、价格低，常用作内存。一、半导体存储器的分类按存取方式分，半导体存储器分为两大类：随机存取存储器5半导体存储器ROMRAM静态RAM（SRAM）—主要用于Cache动态RAM（DRAM）—主要用于内存条

掩膜式ROM（MaskedROM）一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）

——用于ROM－BIOS电擦除可编程ROM（EEPROM）闪存（FlashMemory）

——新一代ROM－BIOS半ROMRAM静态RAM（SRAM）—主要用于Cache掩膜6随机存取存储器RAM使用属性:可读可写、断电信息丢失按制造工艺分类双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低

——微机中几乎都用MOS型RAM随机存取存储器RAM使用属性:可读可写、断电信息丢失7MOS型RAM的分类静态RAM(SRAM)：其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。动态RAM(DRAM)：存储单元电路以电容为基础,电路简单,集成度高,功耗低,但因电容漏电,需定时刷新。组合RAM(IRAM)：附有片上刷新逻辑的DRAM,兼有SRAM和DRAM的优点。MOS型RAM的分类8二.主要性能指标 衡量半导体存储器的指标很多,如功耗,价格,可靠性等,但从选用来看主要考虑容量,存取时间和价格。1.存储容量指每一个存储芯片或模块能够存储的二进制位数。芯片存储容量＝存储单元数M×每单元数据位数N如：芯片有2048个单元，每单元存放8位二进制数，则容量为简化表示： 1024×8b＝1KB 1024×1KB＝1MB 1024×1MB＝1GB2048×8b=2K×8b=2KB=16Kb二.主要性能指标 衡量半导体存储器的指标很多,如功9

由于在微机中对存储器的读写是以字节为单位寻址的。存储芯片为适用于1位、4位、8位计算机的需要,或因工艺上的原因,其数据线也有1位、4位、8位之分。

例：Intel2116为1位,2114为4位,6116为8位。所以标定存储器容量时,经常标出存储单元的数目和位数,即:存储器容量=单元数×数据线位数例:2114芯片为1K×4位/片、6116芯片为2K×8位/片虽然微机字长已达16位,32位甚至64位,但其内存仍以一个字节为一个单元,不过在这种微机中,一次可同时对2,4,8个单元进行访问。常用单位：B（Byte）、KB、MB、GB等。1字节=8bit；1KB=210字节=1024字节；1MB=210KB；1GB=210MB=1024MB；1TB=210GB=1024GB。由于在微机中对存储器的读写是以字节为单位寻址的。存储芯103、其他指标集成度、功耗、可靠性、价格等。芯片从接收到读/写信号到完成读出或写入操作的时间。CPU提供的读写时间必须比RAM芯片所要求的存取时间要长。存取时间直接决定了整个微机系统的运行速度。2、存取时间3、其他指标芯片从接收到读/写信号到完成读出或写入操作的时间112.存取速度 存取速度：从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间。

超高速存储器的存取速度已小于20ns,中速存储器在100～200ns之间,低速存储器在300ns以上。

选用存储器时,存取速度最好选与CPU时序相匹配的芯片。另外在满足存储器总容量前提下,尽可能选用集成度高,存储容量大的芯片。2.存取速度12三、半导体存储器芯片的结构地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS存储体：存储器芯片的主要部分，用来存储信息地址译码电路：根据地址编码来选中芯片内某个特定单元控制逻辑：选中存储芯片，控制读写操作三、半导体存储器芯片的结构地地存储体控制电路AB数读DBOE13①存储体存储单元地址可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关： 芯片容量＝存储单元数×存储单元的位数 ＝2M×N

M：芯片的地址线根数

N：芯片的数据线根数

①存储体存储单元地址可存储1位（位片结构）14例：32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图芯片引脚与容量的关系：容量=单元数×位数

=2地址线条数×数据线条数对于62256：容量＝215×8位 ＝32K×8位 ＝32KB例：32K×8的SRAM芯片622561234567891015②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元单译码行译码A2A1A0710列译码A3A4A501764个单元双译码②地址译码电路译码器A56301存储单元64个单元单译码行16③片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，片内数据输出对应系统的RD*写WE*控制写操作。有效时，数据进入芯片中对应系统的WE*③片选和读写控制逻辑片选端CS*或CE*175.2随机存取存储器（RAM）随机存取存储器，也称读写存储器，简称RAM（RandomAccessMemory）。特点：存储单元的内容能够根据需要读出或写入，但其保存的信息断电后不再保存，即具有“易失性”。常用于存放输入/输出数据、中间结果或用户应用程序。动态RAM（DynamicRAM）的基本存储电路利用MOS管和电容存储信息，电容泄漏须刷新。静态RAM（StaticRAM）的基本存储电路主要由R-S触发器构成，在有电源条件下，存入的数据可一直保存。5.2随机存取存储器（RAM）随机存取存储器，也称读写存185.2随机存取存储器（RAM）静态RAMSRAM6264SRAM2114动态RAMDRAM21645.2随机存取存储器（RAM）静态RAM动态RAM19一、静态RAM2、SRAM典型芯片从使用的角度出发了解芯片几个方面：

引脚功能——地址线，数据线，控制线，如何与CPU连接

容量——单元数，每单元位数

工作方式——如何读/写1、结构特点：

SRAM的基本存储电路由6个MOS管组成,为双稳态触发器。外围电路包括地址译码、读/写控制、三态输出等。一、静态RAM2、SRAM典型芯片1、结构特点：20SRAM芯片626428个引脚：+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615存储容量可寻址的单元数：213=8K每单元数据位数：8容量＝213×8＝8K×8b13根地址线A12～A0控制线片选CS1*、CS2读写WE*、OE*8根数据线D7～D0SRAM芯片626428个引脚：+5VNC128存储容量1321SRAM芯片6264工作方式×011CS2××10WE高阻高阻输出输入××011×00未选中未选中读操作写操作D7～0OECS1工作方式SRAM芯片6264工作方式×CS2×WE高阻×1未选中D7222114芯片①引脚信号地址信号A9～A0数据线I/O4～I/O1控制线：片选CS读/写控制信号WE②容量可寻址的单元数：210=1K每单元数据位数：4＝210×4

＝1K×4b123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND工作方式CS*WE*I/O4～I/O1未选中读操作写操作100×10高阻输出输入2114芯片①引脚信号②容量118VccA6工作方式CS23二、动态RAM1、结构特点：基本存储电路为单管或三管存储电路。外围电路：行、列地址译码，行、列地址锁存， 1/4门控，读/写控制等。使用动态RAM芯片，必须有一定的辅助电路提供行/列地址选通信号，将CPU送出的地址分为行/列地址，在2ms内刷新等，因此一般小系统中不使用。二、动态RAM1、结构特点：使用动态RAM芯片，必须24动态RAMDRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址动态RAMDRAM的基本存储单元是单个场效应管及其极间电容252164NCDINWERASA0A1A2GVccCASDOUTA6A3A4A5A712345678161514131211109①引脚信号②容量可寻址的单元数：216=64K每单元数据位数：1容量＝216×1＝64K×1b数据线：Dout输出，Din输入。

地址线：A7～A0，重复使用，分二次接受16位地址信号。控制线：行地址选通RAS列地址选通CAS写信号WE2、典型芯片Intel21642164NCVcc116①引脚信号②容量数据线：Dout26DRAM芯片4116存储容量为16K×116个引脚：7根地址线A6～A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS*列地址选通CAS*读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM芯片4116存储容量为16K×1VBBVSS11627内存条是将若干片大容量的DRAM芯片设计并组装在一块电路板上，并集成了动态刷新电路。SDRAM(同步)：168线，数据宽度达64位。DDR(双倍数据速率)：184线。内存条是将若干片大容量的DRAM芯片设计并组装在一块电路板上28RAM芯片汇总6116A10～A0D7～D06264A12～A0D7～D062256A14～A0D7～D0芯片地址线数据线2K×88K×8容量32K×82114A9～A0D3～D02164A7～A0DOUT、DIN21256A8～A0DOUT、DIN芯片地址线数据线1K×464K×1容量256K×1RAM芯片汇总6116A10～A0D7～D06264A12～295.3只读存储器ROM只读存储器，简称ROM（Read-OnlyMemory）。存储单元的内容在使用时只能读出不能写入或可以写入但速度很慢。但其保存的信息断电后仍然保存，即具有“非易失性”。常用于存放固定的程序和参数表，如微机开机的引导程序等。5.3只读存储器ROM只读存储器，简称ROM（Read-O301、掩模ROM2、可编程PROMProgrammableROM特点：为空白存储器,允许用户编程一次，存储电路由熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再改写。适合批量生产。MaskedROM特点：其存储的信息在芯片制造时已确定，用户不可更改。掩模ROM成本低，适用于大批量生产。1、掩模ROM2、可编程PROMMaskedROM特点：其313、可擦除可编程EPROM（2）典型EPROM芯片Intel27

系列是常用的EPROM芯片。芯片的容量2KB、4KB、8KB、16KB、32KB等。它们在容量上不同，但工作原理、编程及读操作上相似。（1）ErasableProgrammableROM特点：在线使用时，只能读出，不能写入。用户按规定方法可多次改写内容,编程时，从电路板取下，在编程器上实现擦除和写入,适合于研制和开发。3、可擦除可编程EPROM（2）典型EPROM芯片32EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进行编程编程后，应该贴上不透光封条出厂未编程前，每个存储单元都是信息1编程就是将某些单元写入信息0EPROM顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有33Intel2764芯片VccPGMNCA8A9A11OEA10CED7D6D5D4D3VppA12A7A6A5A4A3A2A1A0D0D1D2G276412345678910111213142827262524232221201918171615①引脚信号可寻址的单元数：213=8K每单元数据位数：8＝213×8＝8KB②容量控制线：片选

编程控制信号输出允许信号数据线D7～D0

地址信号A12～A0

Intel2764芯片VccVpp2764128①引脚信34EPROM2764的功能工作方式CE*OE*PGM*A9VPPDO7～DO0读出001×＋5V输出读出禁止011×＋5V高阻待用1×××＋5V高阻Intel标识00＋12V1＋5V输出编码标准编程01负脉冲×＋25V输入Intel编程01负脉冲×＋25V输入编程校验001×＋25V输出编程禁止1×××＋25V高阻EPROM2764的功能工作方式CE*OE*PGM*A9V35Intel27

芯片Intel27芯片364、电擦除可编程EEPROME2PROM特点：电擦除可编程芯片的擦除和改写均用电信号进行，既可在编程器上擦除和编程，也可直接在印制电路板上在线进行。5、快擦写存储器FlashMemory快擦写存储器简称闪存。闪存具有EEPROM电擦除可编程特点，其内部可自行产生编程所需电压，仅需Vcc供电。但内部组织不同于EEPROM，可提供全片擦除、块擦除、页面擦除能力，实现快速擦除。4、电擦除可编程EEPROME2PROM特点：电擦除可编程芯37闪存（FlashMemory）采用一种非挥发性存储技术，即掉电后数据信息可以长期保存，在不加电的情况下，信息可以保持10年。能在线擦除和重写。由EEPROM发展起来，属于EEPROM目前几乎所有主板中的BIOSROM均采用Flash闪存（FlashMemory）采用一种非挥发性存储技术，即38单一电源,读取速度较快(100ns左右),低功耗,改写次数目前达100万次,价格接近EPROM。存储容量从64KB,256KB到32MB、64MB等。体积小,可靠性高,内部无可移动部分,无噪声,抗震动力强,是小型硬盘的代替品,也是代替EPROM和E2PROM的理想器件,市场前景看好。Flash有单片应用和固态盘应用，固态盘分卡式和盘式两种。闪速卡,用在可移动计算机中,如数字相机,手机,CD-ROM等。闪速固态盘,用于恶略环境中代替硬盘。目前几乎所有主板中的BIOSROM均采用Flash。闪存（FlashMemory）80年代末推出的新型存储芯片,主要特点是在掉电情况下可长期保存信息,原理象ROM,但又能在线擦除与改写,功能象RAM,兼有E2PROM和SRAM的优点。单一电源,读取速度较快(100ns左右),低功耗,改写次数目395.4存储器设计1、设计原则根据存储器容量要求、应用场合、速度要求、价格、体积、功耗等方面综合考虑。存储器设计应包含两个方面：（1）选片芯片类型选择：小系统中多使用SRAM，而DRAM的集成度较高多用于中、大系统中。掩模ROM、PROM成本低多用于较成熟程序；EPROM、EEPROM则用于保存不常修改的数据，如系统运行过程的参数等。5.4存储器设计1、设计原则根据存储器容量要求、40（2）存储芯片与CPU的连接

存储地址空间的分配：内存分为系统区（即机器的监控程序或操作系统占用的区域）和用户区，用户区又要分成数据区和程序区，所以内存的地址分配是一个重要的问题。另外，通常一个存储器是由许多存储芯片组成，就需要将各个芯片正确的接到系统总线上。

CPU总线负载能力：一般考虑其输出线的直流负载能力。

CPU时序与存储芯片存取速度的配合：CPU在存储器读/写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求。（2）存储芯片与CPU的连接存储地址空间的分配：CPU总41前面介绍的各种存储器芯片（RAM和ROM）的容量都是有限的，当实际系统需要更大存储容量时，就必须采用多片现有的存储器芯片构成较大容量的存储器模块，这就是存储器扩展。扩展存储器有三种方法：一是存储单元数的扩展（字扩展），二是字长的扩展（位扩展），三是将前两者结合起来的字位全扩展。微机系统中的内存大多数是采用多个存储芯片字位全扩展方法组成较大容量的存储器模块。前面介绍的各种存储器芯片（RAM和ROM）的容量都是有限的，42SRAM与CPU的连接这是本章的重点内容SRAM与CPU的连接译码方法同样适合I/O端口主要考虑的问题：存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线SRAM与CPU的连接这是本章的重点内容主要考虑的问题：431.存储芯片与系统数据总线连接若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部与系统的8位数据总线相连若芯片的数据线不足8根：“位扩充”利用多个存储器芯片的数据线和系统数据总线的不同信号线相连，达到扩充数据位1.存储芯片与系统数据总线连接若芯片的数据线正好8根：若芯片442114的逻辑图：A0~A9I/O1~I/O4

2114写允许WE片选CS芯片容量＝存储单元数×存储单元的位数

=2地址线条数×数据线条数=1K×4b2114的逻辑图：A0~A9I/O1~I/O4211452114的数据线不足8根——位扩充D4～D7D0～D32114(1)A9～A0I/O4～I/O1片选A9～A02114(2)A9～A0I/O4～I/O1CECE各芯片的数据线连接系统数据总线的不同位数这些芯片应被看作是一个整体；称为“芯片组”2114的数据线不足8根——位扩充D4～D7D0～D3211462.存储芯片与系统地址总线连接高位地址线——用于选择不同的存储芯片系统中的存储器由多片芯片构成，须通过译码电路将高位地址线译码产生芯片的片选信号，即为片选。低位地址线——等于存储芯片地址线数目低位地址线与存储芯片直接相连，由芯片的内部译码电路确定具体的存储单元，即为字选(片内译码)。系统总线中地址信号为A19～A0，存储芯片的地址线一般少于此。将系统地址总线分为两部分：2.存储芯片与系统地址总线连接高位地址线——用于选择不同的存47（1）字选（片内译码）CPU低位地址线与存储芯片的地址线直接相连。如6264芯片的连接：（1）字选（片内译码）CPU低位地址线与存储芯片的地址线直接48

A19A18A17A16A15A14A13A12…A0×××××××0…0┆┆×××××××1…1

基本地址

00000H

┆01FFFH所谓基本地址是对该芯片而言，用作片选的高位地址全为0。芯片的地址空间（高7位未确定）：基本地址所谓基本地址是对该芯片而言，芯片的地址空间（高7位49（2）片选将高位地址线通过译码电路产生片选信号，有全译码、部分译码和线选三种方式：地址的利用率高，使存储器中任一单元都有唯一的确定的地址。译码电路复杂。①全译码除了存储器内部需要的地址信号线外，其他高位地址信号线全部参加译码。低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）（2）片选将高位地址线通过译码电路产生片选信50&A19A18A17A16A15A14A136264芯片CS1芯片的地址空间：

A19A18A17A16A15A14A13A12…A011111110…0┆┆11111111…1地址范围

FE000H┆FFFFFH&A196264芯片CS1芯片的地址空间：地址范围51地址译码（字扩充）D7～D0A9～A0A19～A10(地址译码)译码器00000000010000000000片内译码A9～A0片选端1K×8（2）A9～A0CS1K×8（1）D7～D0CS片选端00000H…003FFH(1)范围00…00…11…11A9～A000…00A19～A10D7～D0地址译码（字扩充）D7～D0A9～A0A19～A10译码器052译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输53译码的概念N位编码输入2N位译码输出唯一有效的输出其余均无效译码器译码的概念N位编码输入2N位译码输出唯一有效的输出译码器54ABY&ABY≥1AY1逻辑门国家标准符号旧教材使用符号ABYABYYA与门Y=A∧B或门Y=A∨B非门Y=A与非门Y=A∧B或非门Y=A∨BABY≥1ABY&ABYABY逻辑门的表示方法ABY&ABY≥1AY1逻辑门国家标准符558088系统BUS000O&D0D7D0D7~~A0A0A1A1A12A12….….OEWECS1CS2MEMRMEMWA13A14A15A16A19......6264SAM最大方式+5VD0~D7数据线A0~A12地址线OE读允许WE写允许CS1=0CS2=16264选中工作门电路译码8088系统BUS000O&D0D0~~A0A0A1A1A156门电路译码38000H～3FFFFHA19A18A17A16A15CS&A19A18A17A16A15

A14A13A12

A11……

A00011

10000……000111

……0011

11111……111门电路译码38000H～3FFFFHA19CS&A19A57译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图译码器74LS138123456789101112131415874LS138功能表片选输入编码输入输出E3E2*E1*CBAY7*~Y0*10000011111110（仅Y0*有效）00111111101（仅Y1*有效）01011111011（仅Y2*有效）01111110111（仅Y3*有效）10011101111（仅Y4*有效）10111011111（仅Y5*有效）11010111111（仅Y6*有效）11101111111（仅Y7*有效）非上述情况×××11111111（全无效）74LS138功能表片选输入编码输入输出E3E2*E15974LS138连接示例1CS120000H～23FFFHCS224000H～27FFFHCS328000H～2BFFFHA14A15A16A17A18A19A Y0BY1CY2G1…G2A.BY774LS13874LS138连接示例1CS120000H～23FFF6074LS138连接示例2B8000H～BFFFFHE3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS138A19A18A17A16A15A8000H～AFFFFH74LS138连接示例2B8000H～BFFFFHY074L61全译码示例A12～A0全0全1A12～A0A15A14A13CBAA19A18A17A16E374LS138

6264CSY6E2E1IO/M≥100011100001110A19A18A17A16A15A14A131C000H1DFFFH地址范围全译码示例A12～A0全0A12～A0A15CA19A16E62②部分译码除了存储器内部需要的地址信号线外，其他高位地址信号线未全部参加译码，只有部分（高位）地址线译码。一个实际存储单元对应多个地址（地址重复），地址的利用率低。电路简单。&A19A18A16A15A146264芯片CS1芯片的两个地址范围：DC000H~DDFFFHFC000H~FDFFFH②部分译码除了存储器内部需要的地址信号线外，其他高位63部分译码示例A11～A0138A17

A16A14

A13A12(4)(3)(2)(1)6116611661166116CBAE3E2E1IO/MCSCSCSCSY0Y1Y2Y3A19～

A15A14～

A12A11～A0一个可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH部分译码示例A11～A0138A17A14(4)(3)(64③线选译码除了存储器内部需要的地址信号线外，只用少数几根高位地址信号线直接控制存储器的片选端，进行芯片的译码，且每根负责选中一个芯片（组）。线选法节省译码电路，设计简单。存储器芯片中的一个存储单元有多个地址，地址空间严重浪费，多个存储单元共用的存储地址不应使用。③线选译码除了存储器内部需要的地址信号线外，只用少数65线选译码示例A19～

A15A14A13A12～A0一个可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFHA14A12～A0A13(1)6264(2)6264

CS1CS1切记：A14A13＝00的情况不能出现00000H－01FFFH的地址不可使用线选译码示例A19～A15A14A13A12～A0一个可66片选端译码小结芯片的片选端可以看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，降低功耗片选端译码小结芯片的片选端可以看作是一根最高位地址线673.存储芯片与系统控制总线连接三个信号组合产生存储器写和存储器读信号分别连至存储芯片的写信号和输出允许信号。8088最小方式下系统总线中与存储器有关的控制信号有：当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线当芯片被选中、且命令有效时，允许总线数据写入存储芯片3.存储芯片与系统控制总线连接三个信号组合产生存储器写和存68位扩展和字扩展总结：芯片的数据位小于8位时，将几片作一组，它们的低位地址线、片选信号线、读/写控制线连接在一起，因此每片芯片的地址空间相同，它们的数据线组合为一个8位数据。此为位扩展。字扩展芯片的数据位为8位，但总容量达不到规定的容量，则需要多片芯片，它们的低位地址线、读/写控制线连接相同，片选信号线不同，因此每片芯片有不同的地址空间。此为字扩展。位扩展位扩展和字扩展总结：芯片的数据位小于8位时，69用2K×1b存储器芯片组成2K×8bRAM用2K×1b存储器芯片组成2K×8bRAM70用1024×1位的芯片组成1KRAM用1024×1位的芯片组成1KRAM71【例1】利用全地址译码将6116（2K×8）接到04000H－047FFH、06800H－06FFFH的内存区。 （1）该地址空间共有多少KB？ （2）需要几片6116？ （3）画电路图。 【例1】利用全地址译码将6116（2K×8）接到04000726116的逻辑图A10~A0D0~D76116（Write）读写控制R/W（Read）输出允许OE片选CS芯片容量=2地址线条数×数据线条数