数电试题库试卷

.将二进制数化为等值的十进制和十六进制:（1100101）2=（ 101 ）10=（ 65）16.写出下列二进制数的原码和补码：（-1011）2=（11011 ）原=（10101 ）补.输出低电平有效的3线-8线译码器的输入为110时，其8个输出端Y7〜Y0的电平依次为。.写出J、K触发器的特性方程：Q*=JQ+HQ;.TTL集电极开路门必须外接―上拉电阻才能正常工作。.余3码对应的8421码为（A）。A.01010101B.C.D..使逻辑函数F=（4+*）（B+0（4+C）为0的逻辑变量组合为（D）A.ABC=000B.ABC=010C.ABC=011D.ABC=110.标准或-与式是由（C）构成的逻辑表达式。A.与项相或B.最小项相或C.最大项相与D.或项相与4.由或非门构成的基本R、S触发器，则其输入端R、S应满足的约束条件为（B）。A.R+S=OB.RS=OC.R+S=1D.RS=1.一个8选一数据选择器的地址输入端有（C）个。.RAM的地址线为16条，字长为32,则此RAM的容量为（D）。A.16X32位B.16Kx32位C.32Kx32位X32位.要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D）。A.JK=00B.JK=01 C.JK=10 D.JK=11.用8个触发器可以记忆（D）种不同状态.

816C.128D.256816C.128D.256.多谐振荡器可以产生下列哪种波形（B）A.正弦波 B.矩形脉冲C.三角波D.锯齿波.输出在每个时钟周期翻转一次的触发器是（A）。A.T’触发器B.T触发器C.D触发器D.JK触发器.对于CMOS的与非门，若其一个输入端不用时，最好应该如何处理（C）A.接地B,悬空C.通过电阻接电源D,以上都可.当TTL与非门的输入端悬空时相当于输入为（B）A.逻辑0B.逻辑1C.不确定在下列电路中，只有（C）属于组合逻辑电路.A.触发器B.计数器C.数据选择器D.寄存器..数码管的每个显示线段是由（B）构成的.A.灯丝 B.发光二极管 C.发光三极管D.熔丝..逻辑函数F=A㊉B和G=A0B满足关系（A）。A.F=G' B.F=G'+1C.F'=G'D.F=G.下列四种类型的逻辑门中，可以用（D）实现三种基本运算。A.与门 B.或门C.非门 D.与非门.逻辑函数F（A,B,C）=£m（1,2,3,6）;G（A,B,C）=£m（0,2,3,4,5,7）则F和G相“与”的结果是（A）。A.m2+m3B.1 C.A'+BD.A+B.某移位寄存器的时钟脉冲频率为100KHZ,欲将存放在该寄存器中的数左移4位，完成该操作需要（B）时间。Us|ds |ds.将D触发器改造成T触发器，图1所示电路中的虚线框内应是（D）。

A.或非门B.与非门C.异或门D.同或门20.8位DAC转换器，设转换系数k=，数字01000001转换后的电压值为(B)V。A. D.L10=( )162.写出函数F=A+(BC，+((CD)')'的反函数=AC，+(AD)'.对共阳接法的发光二极管数码显示器，应采用—低电平驱动的七段显示译码器。.输出低电平有效的二-十进制译码器的输入为0110时，其输出端Y；~Y1的电平为11。一个时序电路，在时钟作用下，状态变化是000-0-00-011….，作为计数器，为_5进制计数器，还有2个偏离状态。A/D转换过程是通过取样、保持、_量化、编码四个步骤完成的。在256X4位RAM中，每个地址有_4个存储单元。.只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为(CA.与逻辑关系为(CA.与B.与非)。C.或D.或非.与函数AB+AC+B，C相等的表达式为（C ）。A.AB+AC B.AB+B'C C.AB+CD.AC+B'C.扇出系数是指逻辑门电路（C）。A.输入电压与输入电压之间的关系数B.输出电压与输入电流之间的关系数C.输出端带同类门的个数D.输入端数.TTL与非门多余端的处理，不能将它们（D）。A.与有用输入端连在一起 B.悬空C.接正电源 D.接地.一个8选一数据选择器的地址输入端有（C）个。.为实现将JK触发器转换为D触发器，应使（A）。A.J=D,K=D' B.K=D,J=D'C.J=K=D D.J=K=D'.同步时序电路和异步时序电路的差异在于后者（B）A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关.四级移位寄存器,现态为0111,经右移一位后其次态为（A）。或者1011 或者1110或者1110 或者1111.为把50HZ正弦波变换成周期性矩形波，应选用（A）。A.施密特触发器B.单稳态触发器C.多谐振荡器 D.译码器.要构成容量为1KX8的RAM,需要（A ）片容量为256X4的RAM。.如果采用二进制代码为200份文件顺序编码,最少需用8位。.和二进制数（）2等值的十进制数为。.二进制数（+0000110）2的原码为_00000110、反码为—00000110补码为—00000110。.逻辑函数式A㊉0的值为一A 。.逻辑函数式丫=A,BC，+AC，+B,C的最小项之和的形式为A/B，C+A，BC，+AB，C，+AB，C+ABC，.组合逻辑电路的特点是—任何时刻的输出只由当时的输入决定，与电路的其它状态无关。.若存储器的容量为512Kx8位，则地址代码应取 19位。.D/A转换器的主要技术指标是转换精度和转换速度 。.逻辑代数中的三种基本运算指（C）。（a）加、减运算（b）乘、除运算（c）与、或、非运算（d）优先级运算.若两个逻辑式相等，则它们的对偶式（D）。（a）不一定相等（b）可能为0 （c）可能为1 （d）一定相等.正逻辑的高电平表示为（B）。（a）0 （b）1 （c）原变量（d）反变量.三态门电路的输出可以为高电平、低电平及（C）。（a）0 （b）1 （c）高阻态 （d）导通状态.随着计数脉冲的不断输入而作递增计数的计数器称为（A）。（a）加法计数器（b）减法计数器（c）可逆计数器（d）加/减计数器一、填空题（每空1分，共20分）：.寻址容量为2KX8的RAM需要11根地址线。. （-42）1°的反码为； （+42）1°的补码为00101010。（用8位二进制表示）.图（1）为8线-3线优先编码器，优先权最高的是I, ，当同时输入7一13、I；时，输出Y'彳Y0:100。.一个8位D/A转换器的最小输出电压增量为，当输入代码为时，输出电压为。.Y=ABA'C：在 B=C=1条件下，可能存在0型冒险。.（84）=（1010100 ）=（54 ）=（10 2 16 8421BCD码.A㊉1二A；A㊉0=A。.对n个变量来说，最小项共有2M个;所有的最小项之和恒为」—。.用TTL门电路驱动CMOS门电路必须考虑电压是否匹配问题。.已知施密特触发器的电压传输特性曲线如图（2）所示：

图(1)图⑵则该施密特触发器的U=7V图(1)图⑵则该施密特触发器的U=7V、U「―3V、JU=4V是同相(同相还是反相)施密特触发器。二、判断题(对的打J,错的打X;每小题1分，共10分)：(0)1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。(1)2、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。(0)3、把一个5进制计数器与一个10进制计数器级联可得到15进制计数器。(1)4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。(0)5、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz,则完成一次转换操作需要8us。(1)6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的触发灵敏度将越低。(0)7、数值比较器、寄存器都是组合逻辑电路。(0)8、若TTL门电路和CMOS门电路的电源电压都为5V，则它们的输出电压幅度也相等。(1)9、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。(0)10、单稳态触发器的分辨时间L，由外加触发脉冲决定。TOC\o"1-5"\h\z.若将一个JK触发器变成一位二进制计数器，则(4 )。J=K=0 (2)J=0、K=1 (3)J=1、K=0 (4)J=K二1.有一组合逻辑电路，包含7个输入变量，7个输出函数，用一个PROM实现时应采用的规格是(3 )。(1)64 8 (2)256 4 (3)256 8 (4)1024 8.在异步六进制加法计数器中，若输入CP脉冲的频率为36kHz，则进位输出CO的频率为(3 )。(1)18kHz(2)9kHz(3)6kHz(4)4kHz.要构成容量为1KX8的RAM,需要(2 )片容量为256X4的RAM。(1)4 (2)8 (3)16 (4)32.若某模拟输入信号含有200Hz、600Hz、1KHz、3KHz等频率的信号，则该ADC电路的采样频率应大于等于(4 )。(1)400Hz (2) (3)2KHz (4)6KHz.N个触发器可以构成能寄存(2 )位二进制数码的寄存器。N-1 (2)N (3)N+1 (4)2n.时钟为1MHz的移位寄存器，串行输入数据经8us后到达串行输出端，则该寄存器的位数为(2 )。(1)3 (2)4 (3)5 (4)6.若接通电源后能自动产生周期性的矩形脉冲信号，则可选择(3 )。(1)施密特触发器 2)单稳态触发器 (3)多谐振荡器 (4)T,触发器.一个四位二进制加法计数器的起始值为0110,经过30个时钟脉冲作用之后的值为(1 )。(1)0100 (2)0101 (3)0110 (4)011110.正逻辑的“0”表示(4)。(1)0V (2)+5V(3)高电平(4)低电平二、填空题(每空1分，共20分)：.石英晶体多谐振荡器的振荡频率为：_石英晶体的固有谐振频率 . (46)10=( 101110)2=(2E)16=(1000110 )8421BCD码.图(1)为8线-3线优先编码器，优先权最高的是上，当同时输入4、4时，输出彳彳Y00'= 010。.用CMOS门电路驱动TTL门电路必须考虑电流是否匹配问题。.一个双输入端的TTL与非门和一个双输入端的CMOS与非门，它们的输入端均是一端接高电平，另一端通过一个10k的电阻接地，则TTL与非门输出为低电平，CMOS与非门输出为高电平。. (+35)10的反码为—00100011;(-35)1°的补码为。(用8位二进制表示)

条件下，可能存在1型.Y=(A+B)(A+C)：在条件下，可能存在1型冒险。10.已知施密特触发器的电压传输特性曲线如图(2)所示:艰“好图(1)>Ui(V)图⑵江图(1)>Ui(V)图⑵则该施密特触发器的U=6V、U二2V、AU=4V是—反相(同相还是反相)施密特触发器。三、判断题(对的打J,错的打X；每小题1分，共10分)：(1)1、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。(0)2、单稳态触发器的输出脉宽是指暂稳态的持续时间，它由外加触发脉冲决定。(0)3、门电路的噪声容限越小，抗干扰能力越强。(0)4、共阴接法发光二极管数码显示器需选用有效输出为低电平的七

段显示译码器来驱动。(1)5、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。(0)6、寻址容量为8KX4的RAM需要10根地址线。(1)7、格雷码具有任何相邻码只有一位码元不同的特性。(1)8、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。(1)9、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz,则完成一次转换操作需要10us。(0)10、存放CMOS电路的容器可以是任意材料制成的。.组合逻辑电路输入端信号同时向相反方向变化时，其输出端(2 )。(1)一定输出尖峰脉冲(1)一定输出尖峰脉冲(2)有可能输出尖峰脉冲(3)尖峰脉冲不可以控制 (4)都不是TOC\o"1-5"\h\z.三极管作为开关使用时主要工作在(4 )。(1)饱和区、放大区 (2)击穿区、截止区(3)放大区、击穿区 (4)饱和区、截止区.某ADC电路的全量程为10V,为了获得分辨率为10mV,则该电路的输入数字量至少为(4 )位。(1)7 (2)8 (3)9 (4)10.利用PAL产生一组有4个输入变量，3个输出的组合逻辑函数，每个函数所包含与项的最大数是6个，则所选PAL的输入端数，与项数，以及输出端数是(3 )。(1)8,18,3 (2)4,18,3 (3)4,6,3 (4)8,6,3.组合逻辑电路与时序逻辑电路的主要区别是「(1)任意时刻的输出信号与前一时刻的电路状态是否有关 (2)是否包含门电路(3)输入与输出信号的个数 (4)包含门电路的数量.要构成容量为4KX8的RAM,需要」片容量为1KX2的RAM。

(1)4 (2)8 (3)16 (4)32.若输入CP脉冲的频率为10kHz,通过某计数器后输出信号的频率为1kHz；TOC\o"1-5"\h\z则该计数器的模为( 3 )。(1)4 (2)8 (3)10 (4)12.逻辑函数F(A,B,C)=B+A,C的最小项之和标准表达式为(1 )。F二工(1,2,3,6,7) (2)F=工(1,2,4,6,7)(3)F二工(1,2,5,6,7) (4)F=工(1,2,4,5,7).时钟为1MHz的移位寄存器，串行输入数据经8us后到达并行输出端，则该寄存器的位数为(3 )。(1)4 (2)6 (3)8 (4)10.当T触发器T=1时，触发器具有2功能。(1)保持(2)计数(3)禁止(4)预置位一、填空题(每空1一、填空题(每空1分，共10分)

1、()2=( )10=(BA2、已知函数F=A㊉B,( ((AB乂A，B))(((A，+B)(A+B'))')16°则F的与非-与非表达式为),与或非表达式为)°4、OC门工作时的条件是(外接电源和上拉电阻 )°5、对于JK触发器，若J二K，则可构成(T )触发器；若J二K二则可构成(D)触发器。二、选择题(每题2分，共30分)(1-10为单项选择题)1、函数A㊉B与A'㊉B'(C)A、互为反函数 B、互为对偶式C、相等D、以上都不对2、硅二极管导通和截止的条件是（C）A、Vd>Vd<B、Vd>Vd<c、vd>vd<d、vd>vd<3、标准与或式是由（D ）构成的逻辑表达式A、最大项之和 B、最小项之积C、最大项之积 D、最小项之和4、为实现F=ABCD,下列电路接法正确的是（B）VccA B C D5、下列电路中属于组合逻辑电路的是（C）A、触发器B、计数器C、数据选择器D、寄存器6、RS触发器的约束条件是（A）A、RS=0B、R+S=1C、RS=1D、R+S=07、用触发器设计一个17进制的计数器所需触发器的数目是⑴ ）A、2 B、3 C、4 D、58、多谐振荡器可产生的波形是（B）A、正弦波B、矩形脉冲C、三角波D、锯齿波9、要构成容量为4Kx8的RAM,需容量为256x4的RAM（C）人、2个 Bx4个以32个口、8个10、下来不属于模数转换步骤的是（C）A、采样B、保持C、滤波D、编码（11-15为多项选择题）11、下列说法中不正确的是（BCD ）A、已知逻辑函数A+B=AB,则A=BB、已知逻辑函数A+B=A+C，则B=CC、已知逻辑函数AB=AC，则B=CD、已知逻辑函数A+B=A，则B=112、以下代码中为无权码的是（BC）A、8421BCD码B、余三码C、格雷码D、5421码13、TTL与非门的输入端悬空时相当于输入为（AC）A、逻辑1B、逻辑0C、高电平D、低电平14、D/A转换器主要的技术指标有（ABD）A、分辨率B、转换误差C、转换精度D、转换速度15、存储器的扩展方式有（AB）A、位扩展B、字扩展C、字节扩展口、双字扩展一、填空题（每空1分，共10分）1、（）10=（ ）2（小数点后面取4位有效数字）二（ ）162、如图所示的可编程逻辑阵列电路中，Y二1（厂q/I2I3Ij4?jq214 ），丫二Y2=I1㊉I2 2（ ）。3、TS门输出的三种状态为高电平，低电平，高阻态4、4、对于JK触发器，若J二KJ则构成（D）触发器，若J=K=1,则构成（T, ）触发器。5、若ROM具有10条地址线和8条数据线，则存储容量为（8K）位，可以存储（1024 ）字节。二、选择题（每题2分，共30分）（1-10为单项选择题）1、对TTL门电路，如果输入端悬空则其等效为（A）A、逻辑1B、逻辑0C、接地D、任意选择2、n个变量可以构成（C）个最小项A、nB、2nC、2nD、2n+13、8位DAC转换器，设转换系数k=，数字01000001转换后的电压值为（B）V。A、B、C、 D、4、标准与或式是由（D）构成的逻辑表达式A、最大项之和B、最小项之积C、最大项之积D、最小项之和5、逻辑函数F（A,B,C）=£m（1,2,3,6）;G（A,B,C）=£m（0,2,3,4,5,7）则F和G相“与”的结果是（A）。A、m2+m3 B、1C、A+BD、A+B6、下列电路中属于组合逻辑电路的是（C）A、触发器B、计数器C、数据选择器D、寄存器7、RS触发器的约束条件是（A）A、RS=0B、R+S=1C、RS=1D、R+S=08、要构成容量为4Kx8的RAM,需容量为256x4的RAM（C）人、2个Bx4个Cx32个口、8个9、四位的移位寄存器,现态为0111,经右移一位后其次态为（A）或者1011 或者1110或者1110 或者111110、5个触发器构成的计数器最大的计数值为（C）A、5 B、10 C、32 D、25（11-15为多项选择题）11、已知F=AB'+BD+CDE+A'D，下列结果正确的是（AC）A、F=AB'+D B、F=（A+B'）DC、F=（A+D）（B'+D） D、F=（A+D）（B+D'）12、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端为以下哪几种情况（ABD）A、J=K=0B、J=Q,K=Qf C、J=Qf,K=QD、J=Q,K=013、关于PROM和PAL的结构，以下叙述正确的是（AD）A、PROM的与阵列固定，不可编程B、PROM与阵列、或阵列均不可编程C、PAL与阵列、或阵列均可编程D、PAL的与阵列可编程14、下列属于模数转换步骤的是（ACD）A、采样B、滤波C、保持D、量化15、D/A转换的主要技术指标有（ACD）A、分辨率B、转换精度C、转换误差D、转换速度一、填空(每空1分，共15分)：TOC\o"1-5"\h\z.十进制数-14的反码为10001；补码为10010 。.数字电路中，存在回差电压的电路是施密特触发电路 .有一编码器其输入端是8个，则其输出端为二 。.一个8位数的D/A它的分辨率是1/(28-1) 。.写出下列触发器特性方程：SR触发器Q*=S+R/Q,SR=0(约束条件);JK角虫发器Q*二JQ'+K,Q。.三个JK触发器构成计数器，其最多有效状态为_8 个；若要组成十进制计数器，则需要—4 个触发器，它的无效状态有—6 个。二、判断题：(每小题1分，共10分)(0)1、OC门和三态门均可实现“线与”功能。(1)2、余3码=8421BCD码+0011。(0)3、时序电路和组合电路都具有记忆性。(1)4、一个模为2n的计数器也是一个2n进制的分频器。(0)5、最基本的数字逻辑关系是与非和或非。(0)6、计数器和数字比较器同属于时序逻辑电路。(1)7、移位寄存器必须是同步的时序逻辑电路。(1)8、由N个触发器组成的寄存器只能寄存N个数码。(0)9、TTL反相器输入端悬空时，输出端为高电平。(0)10、RAM是只读存储器的简称。三、单选题((每小题1分，共10分)：.可编程阵列逻辑PAL,其与逻辑阵列是(A),或逻辑阵列是(B)。

(A)可编程； (B)固定； (C)不确定。.下列所示触发器中属下降沿触发的是(B)。[-Q.如右图所示CMOS电路，其逻辑功能是(C)。[-QCMOS异或门；CMOS与非门;CMOS或非门。.十六路数据选择器应有( B )选择控制端。(A)2； (B)4； (C)6；.如右图真值表，B、C为输入变量，则输入与输出变量是(A)。)功能0a)功能0a)(A)同或门；(B)异或门；(C)或非门。.在逻辑代数式F=A㊉B中，若B=1,则F=(C)。F=0；F=A；F=A'0.如右图电路完成的是(C(A)计数器；(B)左移移位寄存器；(C)右移移位寄存器。.有一计数器，其状态转换图如下所示，则该计数器(B)。(A)能自启动；(B)不能疆动m利不她断.如右图所示电路其输出F二(C)。TOC\o"1-5"\h\z(AB)'+(CD)' ；(A+B)(C+D)；(AB+CD)' 。C——&八D.在A/D转换过程中，应包含的步骤是(A)。D J(A)采样、量化、编码;(B)保持、编码、译码;(C)采样、保持、译码。一、填空(每空1分，共15分)：2.十进制数-13反码为10010:补码为10011。.A/D转换过程要经过采样、保持、量化和编码四个步骤完成。.三个D触发器构成计数器，最多有效状态为_8 ;若要成十进制计数器，则需要」 个触发器，它的无效状态有」一个。二、判断题：(每小题1分，共10分)(0)1.PAL逻辑器件的与阵列和或阵列均可编程。(0)2.8421BCD码二余3码一1100。(1)3.TTL反相器输入端悬空时，输入端相当于接高电平。(1)4.一个模十的计数器也是一个十分频器。(0)5.OD门和三态门均可实现“线与”功能。

(0)6.计数器和数字比较器同属于时序逻辑电路。(1)7.数码寄存器必须是同步的时序逻辑电路。(0)8.将N个触发器可构成N进制的扭环形计数器。(0)9.N进制编码器的输入与输出端数目满足n—2n关系。(1)10.ROM是只读存储器的简称。三、选择题：(每小题1分，共10分).可编程逻辑阵列PLA中，PLA的与阵列是(A),或阵列是(A)。(A)可编程(B)固定(C)不确定TOC\o"1-5"\h\z.已知某二变量输入逻辑门的输入4、B及输出Y的波形如下，试判断其为何种逻辑门的功能。(C )(A)与非门； I(B)或非门； A——| I——। (c)与门； b-\ n n(D)异或门。 j j1 j.十六路数据选择器应有(B)选择控制端。丫(A)2； (B)4； (C)6; (D)。 1 .如右图真值表，B、C为输入变量，则输入与输出变量是(A)。BCF000011101110(A)异或门；(B)同或门；(C)或非门。.如右图电路所示，其逻辑功能是(C)。Q0(A)计数器；Q0(B)右移移位寄存器;(