电子测量04电子通信091

2023/9/214.1信号发生器概述一、信号源的作用和组成二、信号源的分类三、正弦信号发生器的性能指标2023/9/22一、信号源的作用和组成1.信号源的作用

为测试或实验提供符合一定电技术要求的电信号（产生频率可调、幅度可调的规则或不规则波形的电信号）。信号源的用途主要有以下三方面：

☆激励信号源

☆实际信号的仿真

☆标准信号源2023/9/232.信号源的组成信号发生器结构框图信号输出主振器缓冲放大调制输出电源监测2023/9/241.按用途分

专用----电视信号发生器、电平振荡器、误码仪通用----产生正弦波等通用波形2.按波形分

正弦----脉冲----函数----产生函数通用波形噪声----ttttt二、信号源的分类3.按频率产生分

谐振--由频率选择回路控制正反馈产生振荡。合成--由基准频率通过加、减、乘除组合一系列频率。4.按频率范围分

无低频高频微波频段频率范围主振电路调制方式RC电路1Hz~1MHz磁控管、体效应管、……1MHz~1GHz1GHz~100GHzLC电路AM、FM、PMAM、FM表3.1

频段的划分λ实用频段划分频率与波长的关系（λ=C/f，C=3×108m）名称波形示意图主要特性正弦波信号正弦波是电子系统中最基本的测试信号，频率从µHz至几十GHz。大多信号源都具备正弦波输出。函数信号通常包含正弦波、方波、三角波三种，有的还包含锯齿波、脉冲波、梯形波、阶梯波等波形，频率从几Hz至上百MHz。扫频信号频率可在某区间有规律地扫动，多为用锯齿波进行线性扫频。多数扫频源是以正弦波扫频，也有以方波、三角波扫频。还有非线性的对数扫频。脉冲信号输出的脉冲信号可按需要设置其重复频率、脉冲宽度、占空比、上升及下降时间等参数。脉冲信号有的还有双脉冲输出。数字信号可按编码要求产生0/1逻辑电平（多为TTL或ECL电平），也称数据发生器、图形或模式发生器。通常是具备多路数字输出的。噪声信号提供随机噪声信号，具有很宽的均匀频谱。常用于测量接收机的噪声系数或调制到高频、射频载波上作干扰源。伪随机信号是一串0/1电平随机编码的数字序列信号，因其序列周期相当长（在足够宽的频带内产生相当平坦的离散频谱），故有点类似随机信号。任意波形能产生任意形状的模拟信号，例如：模仿产生心电图、雷电干扰、机械运动等形状复杂的波形。调制信号将模拟信号或数字信号调制到射频载波信号上，以便于远程传输。通常调制方式有：调幅、调频、调相、脉冲调制、数字调制等。数字矢量信号通过正交调制（I-Q调制），可以同时传递幅度和相位信息，故称为数字矢量信号源。该内容将在本章3.4节射频信号发生器中介绍。2023/9/28三、正弦信号发生器的性能指标1.频率范围指信号发生器所产生信号的频率范围，该范围内既可连续又可由若干频段或一系列离散频率覆盖，在此范围内应满足全部误差要求。2.频率准确度频率准确度是指信号发生器度盘（或数字显示）数值与实际输出信号频率间的偏差，通常用相对误差表示2023/9/293.频率稳定度频率稳定度是指其它外界条件恒定不变的情况下，在规定时间内，信号发生器输出频率相对于预调值变化的大小。按照国家标准，频率稳定度又分为短期频率稳定度和长期频率稳定度。短期：15分钟内长期：3小时内

频率稳定度指标要求与频率准确度相关，频率准确度是由频率稳定度来保证的。2023/9/2104.输出阻抗低频信号发生器电压输出阻抗一般为600Ω（或1kΩ），功率输出端依输出匹配变压器的设计而定，通常有50Ω、75Ω、150Ω、600Ω和5kΩ等档高频信号发生器一般仅有50Ω或75Ω档。信号发生器输出电压的读数是在匹配负载的条件下标定的，若负载与信号源输出阻抗不相等，则信号源输出电压的读数是不准确的。2023/9/2115.输出电平输出电平指的是输出信号幅度的有效范围，即由产品标准规定的信号发生器的最大输出电压和最大输出功率在其衰减范围内所得到输出幅度的有效范围。讨论：信号源输出：

100mv示波器显示：

200mv信号发生器输出电压的读数是在匹配负载的条件下按正弦波有效值标定的。50Ω50Ω，匹配时100mv200mv不匹配时，不确知。示波器输入阻抗高约1MΩ，故显示200mv为什么？6.失真度与频谱纯度定义低频信号发生器用失真度或失真系数高频信号发生器用频谱纯度UsUnfAfAtU2023/9/2137.调制特性高频信号发生器在输出正弦波的同时，一般还输出一种或一种以上的已被调制的信号，多数情况下是调幅AM信号和调频FM信号，有些还带有调相和脉冲调制PM等功能。

调制特性的指标主要包括调制类型，如：调频、调幅、调相、脉冲调制、视频调制等其他指标还包括：调制频率范围，调制系数，最大频偏，调制线性度，寄生调制等。2023/9/2143.2模拟信号发生器一、正弦信号发生器二、脉冲信号发生器三、函数信号发生器四、噪声信号发生器2023/9/2151.

低频信号发生器低频信号发生器频率范围一般为１Hz～1MHz，而20Hz～20KHz范围又称音频信号发生器

一、正弦信号发生器主振级缓冲放大电平控制功率放大衰减器阻抗变换电平调节波段调节频率细调电平指示波段式低频信号发生器组成原理输出2023/9/216外差式低频信号发生器组成原理固定频率振荡器混频器滤波放大衰减器阻抗变换输出可变频率振荡器外差式信号发生器的最大优点是可以提高频率覆盖范围，且在整个低频段内频率连续可调，不需要更换频段。2023/9/217RC振荡器原理电路（文氏电桥）2023/9/218文氏桥正反馈电路：当，时

可见，当时，RC振荡器满足起振条件。而具有负温度系数的热敏电阻组成的分压电路产生的负反馈电压起自动稳幅的作用。

2023/9/2202.高频信号发生器

高频信号发生器输出频率范围一般在300KHz～1GHz，大多数具有调幅，调频及脉冲调制等调制信号输出高频信号发生器原理框图输出主振级波段选择频率细调缓冲调制级输出级内调制振荡器监测器外调制输入可变电抗器FMAM2023/9/221

高频信号发生器的主振级一般采用LC三点式振荡电路，通常固定电感，改变电容来调整振荡频率，所以也采用波段式调节，但这时频率覆盖范围是有限的，可通过下式进行估算：

。L1CL2Ln....2023/9/222高频信号发生器输出阻抗常取50、75欧姆等数值，输出电压的读数也是在匹配负载的条件下标定的。若负载与信号源输出阻抗不匹配，则信号源输出电压的读数是不准确的，需要增加阻抗变换电路。信号源被测设备阻抗变换器2023/9/223通用脉冲发生器能够满足一般测试的要求，能够调节脉冲重复频率、脉冲宽度、输出幅度及极性等。

输出脉宽，上升/下降沿控制主振级同步放大延时级脉冲形成和整形输出级同步脉冲输出外同步触发输入外触发同步脉冲输出脉冲信号发生器组成原理二、脉冲信号发生器2023/9/224主振级一般采用自激多谐振荡、晶体振荡器或锁相振荡器产生矩形波abcdetzτtrfUtttTU0tUm0.9Um0.1UmδΔU0.5UmτtrtfΔ矩形脉冲的参数2023/9/225三、函数信号发生器函数发生器能输出方波，三角波，锯齿波，正弦波等多种输出波形，具有较宽的频率范围（0.1Hz～几十MHz）及较稳定的频率，分为正弦式函数信号发生器和脉冲式函数信号发生器。正弦式函数发生器基本组成原理正弦振荡器缓冲级放大器方波形成输出级积分器2023/9/226锯齿波形成电路将图(a)所示三角波与图(b)所示方波直接叠加就可得到图(c)所示的交错锯齿波，再经过全波整流，就得到了图(d)所示的锯齿波。锯齿波的获得原理ututtut(a)(c)(b)(d)2023/9/227四、噪声发生器噪声信号源主要系统性能测试提供测试用噪声信号。噪声发生器基本组成原理噪声信号源变换器电平指示器电源输出衰减器2023/9/2283.3合成信号发生器一、频率合成的基本概念二、间接锁相频率合成（PLL）三、直接数字频率合成(DDS)四、频率合成技术的进展2023/9/229

频率合成方法直接数字频率合成法（DDS）间接锁相式合成法（DirectAnalogFrequencySynthesis）（DirectDigitalFrequencySynthesis）

直接模拟频率合成法（DAFS）

信号源主振级频率准确度频率稳定度通用信号源RC、LC振荡器10-2量级10-3～10-4合成信号源晶体振荡器10-8量级10-7量级2023/9/2301.频率合成原理通过对基准频率的代数运算(倍频、分频及混频)产生所需频率，特点是输出信号频率具有与基准频率相同的频率准确度和频率稳定度。一、频率合成的基本概念频率1输出石英晶体振荡器代数运算（加、减、乘、除）频率合成原理频率n输出基准频率2023/9/2312.频率合成方法分类及特点⑴直接模拟频率合成

通过模拟电路实现频率的混频、倍频和分频等方法来产生一系列频率信号并用窄带滤波器选出所需频率的信号.优点：频率切换迅速，频率分辨率高，相位噪声很低。缺点：电路硬件结构复杂，体积大，价格昂贵，不便于集成化。2023/9/232

固定频率合成法晶体振荡器分频器（÷D）倍频器（×N）frf02023/9/233

可变频率合成法晶振谐波发生器（倍频）分频（÷10）8MHz混频（+）混频（+）2MHz滤波分频（÷10）2.8MHz滤波0.28MHz分频（÷10）混频（+）滤波6MHz6.28MHz0.628MHz3MHzf0=3.628MHz1MHz1MHz…9MHz……fi1÷10++÷10÷10++÷10++÷10++频率选择开关辅助基准频率发生器2.00～2.09MHz2.000～2.099MHz2.0000～2.0999MHz2.00000～2.099999MHzfofi2fi3fi4f1f2f3f4fr2.0～2.9MHzF=16MHz2MHz5MHz=[2＋16＋(2.0～2.9)]MHz=(20.0～20.9)MHz=（2.00000～2.09999）MHz2023/9/235

（2）直接数字频率合成（DDS）

DDS是基于取样技术和数字计算技术来实现频率的数字合成，产生所需频率的输出信号优点：能实现不同频率、不同初始相位的任意波形输出，且集成度高，体积小缺点：频率上限较低，杂散也较大。

2023/9/236

（3）间接锁相频率合成

一种间接式的频率合成技术。它利用锁相环（phaselockedloop,PLL）把压控振荡器（VCO）的输出频率锁定在基准频率上，这样通过不同形式的锁相环就可以在一个基准频率的基础上合成不同的输出频率。优点：易于集成化，体积小，结构简单，功耗低，价格低等优点。缺点：频率切换时间相对较长，相位噪声较大。2023/9/237各种频率合成方式的综合:

直接模拟频率合成、直接数字频率合成和间接锁相频率合成技术都有其优缺点，单独使用其中一种方法都有一定的局限性，很难满足作为信号源的要求。因此一般将这几种方法综合应用，特别是DDS与PLL的结合，可以实现快捷变，小步进及较高的输出频率上限。2023/9/238二、间接锁相（PLL）频率合成1.锁相环基本工作原理及性能锁相环是一个相位环负反馈控制系统。该环路由鉴相器（PD）、环路滤波器（LPF）、压控振荡器（VCO）及基准晶体振荡器等部分组成。锁相环控制系统原理图frUrVCOPDLPFUofOUd2023/9/239

鉴相器(PD)

鉴相器又称为相位比较器，具有乘法特性，鉴相器对两路输入信号的相位进行比较，其输出的误差电压正比于两个输入电压的相位差。可以证明，鉴相器输出电压为：当有2023/9/240

环路滤波器(LPF)

环路滤波器是一个RC低通滤波器，滤除相位比较器输出误差电压中的高频成分和干扰噪声，达到稳定环路工作和改善环路性能的作用。2023/9/241

压控振荡器(VCO)

压控振荡器是在普通的调谐式振荡电路中改用变容二极管作为回路电容，通过调节变容二极管的反向偏置电压可以改变变容二极管的结电容，从而调节振荡电路的输出频率，压控振荡器一般又称为电压控制振荡器或变容二极管扫频振荡器。2023/9/242变容二极管压控振荡器2023/9/243

压控振荡器是基于变容二极管的PN结在反向偏置时，结电容CD与反向偏置电压U有如下关系其中：：变容二极管结电容：零偏置时的结电容：外加反向偏置电压：接触电位差，如硅管约为0.7V:电容变化指数，取决于PN结的结构和杂质分布2023/9/244

在满足一定条件的情况下，压控振荡器输出频率正比于变容二极管反向偏置电压，即压控—反向电压控制输出振荡频率：2023/9/245当锁相环处于锁定状态时，压控振荡器的输出频率等于锁相环的基准输入频率，两信号之间只存在稳态相位差，没有频率差，使输出信号频率与基准信号频率具有相同的频率准确度和频率稳定度等级。锁相环具有滤波特性，它的频带可以做的很窄，中心频率便于调节，输出频率可以自动跟踪输入频率的变化，所以锁相环电路是一种能够自动实现相位同步的自动跟踪系统。

2023/9/246

锁相环的主要指标:同步带宽：锁定条件下输入频率所允许的最大变化范围。捕捉带宽：环路最终能够自行进入锁定状态的最大允许的频差。环路带宽

:锁相环的频率特性具有低通滤波器的传输特性，其高频截止频率称为环路带宽。2023/9/2472.锁相环的基本形式

⑴倍频式锁相环

倍频环实现对输入频率进行乘法运算，主要有两种形式：谐波倍频环和数字倍频环。倍频式锁相环原理图fi×NPLLNfi（c）倍频环简化图（a）谐波倍频环VCOPDLPFfO=Nfifi谐波形成Nfifo=Nfi（b）数字倍频环VCOPDLPFfi÷N2023/9/248

⑵分频式锁相环

分频环实现对输入频率的除法运算，与倍频环相似，也有两种基本形式：谐波分频环和数字分频环。分频式锁相环原理图fi÷NPLLfo=fi/N（c）分频环简化图VCOPDLPFfo=fi/Nfi谐波形成（a）谐波分频环VCOPDLPFfo=fi/Nfi÷N（b）数字分频环2023/9/249⑶混频式锁相环

混频环实现对频率的加、减运算。

混频锁相环+PLLfi1fi2fo=fi1+fi2（c）相加环简化图-PLLfi1fi2fo=fi1-fi2（d）相减环简化图PDLPFVCOM（－）fi1fi2fo=fi1+fi2fo-fi2（a）相加混频环PDLPFVCOM（＋）fi1fi2fo+fi2（b）相减混频环fo=fi1-fi22023/9/250⑷多环合成单元

单环合成单元存在频率点数目较少，频率分辨率不高等缺点，所以一个合成式信号源都是由多环合成单元组成。

双环合成器原理结构图（a）双环合成器原理结构框图fo=Nfi1+fi2fi2fi1fo-Nfi1Nfi1倍频环加法混频环10KHz3400～5100KHzPD2LPF2VCO2M（－）内插振荡器环1环2100～110KHzVCO1PD1LPF1谐波形成2023/9/251×NPLLNfi1+PLLfi1fi2fo=Nfi1+fi2（b）双环合成器简化结构框图双环合成器原理结构图2023/9/252实例分析：十进频率合成信号源

该频率合成信号源采用十进锁相合成单元，输出频率通过十进数字拨盘来选择。目前十进频率合成器已作为一个标准频率源而获得广泛应用。（1）十进频率合成器组成

五个DS-1合成单元串接起来，其输出频率被送到合成单元DS-2，得到输出频率为21～22MHz,DS-2的输出加到合成单元DS-4，得到输出频率为101～122MHz,合成单元DS-3输出为101～92MHz，DS-3与DS-4的输出频率加到混频器M进行相减，最后得到200Hz～30MHz的输出频率。2023/9/253十进锁相式频率合成信号源组成框图频率合成单元基准频率十进数字拨盘内插频率源DS-10-9×1HzDS-10-9×10HzDS-10-9×100HzDS-10-9×1KHzDS-10-9×10KHzDS-20-9×100KHzDS-40-2×10MHzDS-30-9×1MHz21～22MHz1.2～1.3MHz1.2～1.3MHz1.2～1.3MHz1.2～1.3MHz1.2～1.3MHz≈内插振荡器0～1Hz1.2～1.3MHz9MHz100KHzM(－)101～92MHz101～122MHz200Hz～30MHz×÷5MHz9MHz1MHz100KHz2.5MHzS1S2S3S4S55MHz1MHz2023/9/254（1）DS-1合成单元0~9VCOPDLPF1.8～2.7MHz100KHz谐波形成NfiM1(＋)M2（＋）9MHz1.2～1.3MHz基准后一位合成单元10.2～10.3MHz÷1012～13MHz1.2～1.3MHz倍频环N=18~27基准2023/9/255（2）DS-2合成单元0~9VCOPDLPF1.8～2.7MHz100KHz谐波形成NfiM1（＋）M2（＋）9MHz1.2～1.3MHz基准“×10KHz”单元输出19.2～19.3MHz21～22MHz倍频环N=18~27×218MHz2023/9/256（3）DS-3合成单元0~9VCOPDLPF101～92MHz1MHz谐波形成Nfi倍频环N=101~92fi2023/9/257（4）DS-4合成单元0~2PDLPFVCOM（－）DS-2的输出0：80MHz加法混频环21～22MHz101～122MHz基准倍频环N=16,18,205MHzVCOPDLPF谐波形成1：90MHz2：100MHz2023/9/258（5）输出频率的连续调节为了使输出频率连续可调，十进频率合成信号源中加入了一个内插频率振荡器VCOPDLPF1.2～1.3MHz100KHz谐波形成内插振荡器组成框图基准12S+P0~1Hz2023/9/2591.DDS组成原理直接数字合成（DirectDigitalFrequencySynthesis）的基本原理是基于取样技术和数字技术，通过数字合成方式生成频率和初始相位可调的信号。三、直接数字频率合成（DDS）AD9850是美国AnalogDevices公司生产的DDS单片频率合成器，在DDFS的ROM中已预先存入正弦函数表：其幅度按二进制分辨率量化；其相位一个周期360°按的分辨率设立相位取样点，然后存入ROM的相应地址中。

2023/9/2612.相位累加器原理

当改变地址计数器计数步进值（即以k来进行累加），可以改变每周期采样点数，从而实现输出频率的改变。地址计数器步进值改变可以通过相位累加法来实现相位锁存器频率控制字k相位累加器fc波形存储ROMD/A转换LPFfoN位地址相位累加器原理2023/9/262将正弦波波形看作一个矢量沿相位圆转动，相位圆对应正弦波一个周期的波形。波形中的每个采样点对应相位圆上的一个相位点。步进点数2564096655364294967296N8121632数字相位圆在系统时钟频率的控制下，依次读取全部地址中的相位点，则输出频率最低。因为这时一个周期要读取232相位点，点间间隔时间为时钟周期Tc，则Tout=232TcAD9850内部组成框图频率相位码寄存器相位和控制字频率码32位高速DDS码输入寄存器并行8位×5输入时钟输入复位频率更新/寄存器复位码输入时钟串行1位×40输入比较器＋－方波输出模拟输入模拟输出DAC复位地＋Vs若隔一个相位点读一次，则输出频率就会提高一倍。依次类推可得输出频率的一般表达式式中k为频率码，是个32位的二进制值，可写成：输出频率为：0321313023112222A1A1A1A1fout++++=（）fc……2023/9/265

设相位累加器位数为N，频率控制字为k，参考时钟频率为fc，则DDS输出频率为：实际应用中一般取1≤M≤2N-2，即2023/9/2663.单片集成化的DDS信号源

输出输出串/并选择6位地址或串行编程8位并行数据FSK/BPSK/HOLD数据输入4～20×参考时钟倍乘频率累加器相位偏移及调制+相位累加器相位转换器300MHzDDS参考时钟滤波器滤波器12位D/AM/DAC复位12位D/A频率控制字/相位字启停逻辑I/O更新读写可编程寄存器48位频率控制字14位相位偏移/调制I/O端口缓冲12位AM调制比较器模拟输入时钟输出AD9854DDS结构+-2023/9/2671.三种频率合成方法的比较频谱纯度好100GHz(微波)ms级间接锁相可得任意波形300MHzμs级直接数字硬件电路复杂100MHzμs级直接模拟主要特点最高工作频率速度合成方法四、频率合成技术的进展2023/9/268DDS/PLL组合的频率合成信号源

DDS与PLL组合的合成信号源有多种形式，下图是一种环外混频式DDS/PLL频率合成的原理。PDLPFVCO÷KDDS混频器带通滤波frfcfofPfD基准信号源此时输出频率为：2023/9/2692、提高频率分辨力的方法（1）微差混频法如果当时

PLLI（N1）PLLII（N2）M（—）fi1fi2f02023/9/270

（2）多环频率合成法三环PLL合成器VCOBPDBLPFBfBfi÷NB÷MVCOCPDCLPFC－BPFfoVCOAPDALPFA+÷NAfA×NBPLL÷M﹢PLL×NAPLLfifo三环合成器简化框图fAfB2023/9/271环A输出频率为:环B的输出频率为:由环C,有：因此，合成器的输出频率为：四环PLL合成器2023/9/2732023/9/274其中：所以：，步进频率为2023/9/275

令N=18

则平均分频系数18.9LPFVCOPDfo=1890kHzfi=100kHz小数分频器(N+1)和N次=18.9控制电路（3）小数分频法

通过可变分频和多次平均的办法可以实现小数分频。2023/9/276例如：要实现4.3的小数分频，只要在10次分频中作7（即10-3）次除4，3次除5就可以得到。又如，要实现7.32的小数分频，只要在每100次分频中作68（100-32）次除7，32次除8即可。VCOPDLPFuifi=100KHzfouo小数分频器(N+1)/N次分频控制电路2023/9/277VCOPDLPFuifi÷NfoN存储器F存储器uo脉冲删除接口OVFACCU小数分频器(F-NPLL)工作原理写入小数值2023/9/278例:利用F-NPLL实现分频比为4.3的过程

若分频比为4.3,则在输入信号的10个周期内，输出信号为43个周期。每一次循环过程中，在ui各周期内，累加器的值和其分频系数如下表所示。序号12345678910累加值0.30.60.90.20.50.80.10.40.70分频系数4445445445输入信号每周期内的分频系数和累加值（分频比为4.3）2023/9/2792、扩展频率上限的方法扩展频率上限的方法:

前置分频器法、倍频-混频法、多模分频器法。（1）前置分频器法前置分频法是在反馈回路加一个前置固定分频器，先将输出频率进行固定模数为D的分频，然后再送到可编程分频器进行可变的分频。2023/9/280前置分频锁相频率合成器PDLPFVCO÷N÷D模数控制fifo=DNfifd该方法使频率上限提高了D倍，但频率分辨力下降了D倍。2023/9/281

（2）倍频-混频法fi1fi2fo=Nfi1+fi2PDLPFVCOM（—）BPF÷N2023/9/282

（3）吞脉冲分频法多模分频器(吞脉冲分频器):

模值（分频比）可以在多个固定的值上改变的分频器,称为吞脉冲分频器。多模分频器的最高工作频率虽不如固定的前置分频器高，但比可变分频器高得多。2023/9/283在一次计数循环中，分频系数N为:双模分频锁相频率合成器PDLPFVCO÷N1÷N2÷P/P+1fi双模分频器模式控制0/1置初值吞食计数器of=Nfii21f

)NN=(+P2023/9/2