2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术历年高频考题带答案难题附详解

2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术历年高频考题带答案难题附详解（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共50题)1.对于一个含有逻辑变量A的逻辑表达式L，当其他变量用0或1代入后，表达式可化简为L=______或______时，会产生竞争-冒险。2.为构成4096×16的RAM区，共需1024×4位的RAM芯片______片。A.64B.8C.16D.323.关于数模与模数转换，下列概念正确的是______。A.逐次逼近型模数转换器进行一位转换需要的时间与待转换的模拟电压值有关B.一个数模转换电路能够正常地工作，它的实际输出值与理论输出值之间的差值必须小于分辨率的一半C.并行比较型模数转换器的转换速度是指从模拟电压加到电压比较器到编码器获得稳定的二进制码输出所需要的时间D.集成模数转换电路多采用权电容的译码方案，它的输出电压与电容的大小相关，电容值越大，输出的电压越大。4.在不影响逻辑功能的情况下，CMOS与非门的多余输入端可______。A.接高电平B.接低电平C.悬空D.通过电阻接地5.在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为______。A.16B.4C.8D.26.一个8位移位寄存器的移位脉冲的频率是1MHz，将8位二进制数并行地移入这个移位寄存器需要______。A.经过8个触发器的传输延迟时间B.8μsC.经过1个触发器的传输延迟时间D.1μs7.两个TTL门电路的输出端是否可以直接相连，为什么?如果设计中必须直接相连，应该用什么器件?8.触发器是对脉冲______敏感的存储单元电路，锁存器是对脉冲______敏感的存储电源电路。9.移位寄存器由8级触发器组成，用它构成的扭环形计数器具有______种有效状态；用它构成的环形计数器具有______种有效状态，构成线性反馈移位寄存器具有______种有效状态。A.16，8，511B.4，8，15C.16，8，255D.8，16，12710.试用一片(只用一片，不加任何逻辑门)4位加法器74283实现余3码到8421BCD码的转换电路。11.若要将一异或非门当做反相器(非门)使用，则输入端A、B端的连接方式是______。A.A或B中有一个接“1”B.A或B中有一个接“0”C.A和B并联使用D.不能实现12.CMOS门电路在______时最耗电?A.输出为逻辑0时B.输出为逻辑1时C.输出翻转时D.输出高阻态时13.两个门电路的输出端可以并接的条件是什么?如果将不能并接的两个门电路的输出端并接，会发生什么现象?14.二进制数A、B均为正数(1位符号位，7位数字)，若A-B=10001001二进制，问A、B哪个数大?15.如图所示组合电路输入为有权BCD码。当X3X2X1X0为1001、0011、0001、0101时对应显示数字为6、3、1、5。说明输入为何种权码?电路中的4位二进制加法器74LS83担当了何种功能?并说明其所用方法的理论依据。

16.试用卡诺图求出函数F=F1·F2，并将F化简成最简与非-与非表达式。已知函数F1和F2如下(要求分别画出F1、F2及F的卡诺图)：

F1(A,B,C,D)=∑m(1,3,5,6,7,9,11,12,13,14,15)

F2(A,B,C,D)=∏M(2,3,8,9,10,14)17.对于一个逻辑函数表达式，______是唯一的。A.最简“与或”表达式B.两级“与非”表达式C.异或构成的表达式D.最大项构成的表达式18.TTL门电路组成的JK触发器，时钟端接5kHz脉冲，J与K悬空，则输出Q的频率为______。A.2.5kHzB.5kHzC.10kHzD.无法预测19.(473)10的BCD码是______。A.010001110011B.111011010C.110001110011D.01001111001120.如图1所示的逻辑电路，写出Y的最简与或式、最简或与式、最简与非-与非式、最简或非-或非式、最简与或非式。

21.电路如图1所示，试画出在CP作用下输出Q0、Q1、A、Q2的波形图，设各触发器的初态为“0”。输出信号Q2对CP可实现几分频?Q2的占空比是多少?

22.如图所示是用555定时器组成的多谐振荡电路，如果uI端接4V电压，试求输出uO的频率。

23.如图1所示是2个集成芯片二-十六进制同步计数器74LS161(进位端RCO=TQDQCQBQA)，试附加适当的门电路构成一个89进制计数器，简述设计过程。

24.欲将宽1μs的脉冲转换成宽1ms的脉冲，应采用______。A.单稳态触发器B.无稳态触发器C.双稳态触发器D.施密特触发器25.如图1所示，试用8-3优先编码器74148和若干门电路，扩展成10-4优先编码器，画出连线图。

26.在由上升沿触发的T触发器(T=1)组成的异步二进制加法计数器中，方法是把进位信号从低位的______端引出接高位的CP端。27.分析图所示组合逻辑电路的功能。已知输入B3B2B1B0为5421BCD码(7483是二进制超前进位加法器芯片。7485是4位二进制数比较器芯片，A3和B3为高位)。

28.在图所示电路中，若要满足给定的输入/输出关系，请将另一个输入端的状态标明。

29.只用一片如图1所示四选一数据选择器实现逻辑函数F=A·B+C·D+(B♁C)'(不允许用逻辑门电路辅助，输入只提供原变量)。写出设计过程。

30.数字电路中的三极管一般工作于______区和______区。31.试判断等式f(x1，x2，…，xk)=(0，x2，…，xk)+x1f(1，x2，…，xk)是否成立?32.555定时器是一种用途很广泛的电路，除了能组成______触发器、______触发器和______三个基本单元电路以外，还可以接成各种实用电路。33.可编程逻辑器件EPROM2716有11根地址线A10～A0，8根数据线D7～D0，为片选端，低电平有效。此器件的存储容量是______。A.210×8B.211×16C.211×8D.210×1634.试判断下列三个3变量(A，B，C)函数F1、F2及F3之间的关系是______；而其中有冒险现象的函数为______。

(1)；(2)；(3)A.F3=F1F2；F2B.F3=F1+F2；F1C.F2=F3+F1；F1D.F3=F1+F2；F1、F2、F335.电路如图1所示，试完成下列各项：(1)试用图1(a)所示74LS161和适当的逻辑门设计一个电路，实现图1(b)所示的状态转换图，要求使用置数端LD完成；(2)在(1)电路基础上，添加最少的逻辑门实现图1(c)所示波形，其中CP为外加时钟，P为电路的输出。写出设计过程，并在图中标出输出信号P端。

36.某医院有4层楼住院病室，依次为重症病房层、重点病房层、普通病房层和康复病房层，药房有药品管道输送系统可依次为不同楼层输送药品。重症楼层优先级最高，康复楼层优先级最低。要求：为输送系统设计一个优先请求电路，并实现七段数码显示逻辑电路，显示该楼层号。37.如图(a)所示电路由74LS153双四选一数据选择组成，试写出输出Z的表达式，并分别用集成芯片74LS138最小项译码器[见图(b)]和74LS151八选一数据选择器[见图(c)]实现该电路。

38.用卡诺图化简下列逻辑函数：39.如图所示，试写出TTL门电路对输入信号的逻辑输出表达式。

40.ADC输出为12位二进制数，输入信号最大值为10V，其分辨率是______。41.分析图1所示电路，分别写出X、Y、F点与输入A、B之间的逻辑表达式。

42.时序电路包括______电路和______电路，它们的基本组成单元分别是______和______。43.5个变量可构成______个最小项，全体最小项之和为______。44.若用万用表测试图所示晶体管开关电路，当晶体管截止时，测得的基极和集电极电位应是______。

A.uBE=0.6V，uCE=1.5VB.uBE=0V，ucE=2.5VC.uBE=0.7V，uCE=0.3VD.uBE≤0V，uCE=3.2V45.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的______。A.状态数目更多B.状态数目更少C.触发器更多D.触发器更少46.某8位模数转换器是由并/串结构组成的，则其内部有多少个比较器?给出计算过程。47.4个逻辑变量的最小项最多有______个，任意两个最小项之积为______。48.如图所示，用2片EPROM2716扩展成的EPROM，有数据线______位，总的存储量是______。

A.16；211×8(或32K)B.8；211×16C.16；210×8D.16；211×1649.已知某种计数值中有算数运算41/3=13成立，则该算数运算中操作数的基数是______。50.(1)将T触发器转换为JK触发器：(2)用如图1所示的D触发器、JK触发器、SR触发器和T触发器设计一个4位异步加法计数器，其中D触发器的输出为最低位，T触发器的输出为最高位。

第1卷参考答案一.历年考点试题黑钻版1.参考答案：

2.参考答案：C3.参考答案：BC4.参考答案：A5.参考答案：D6.参考答案：D7.参考答案：解：普通的TTL门电路输出端不允许直接相连，因为普通的TTL门电路输出端之间若直接相连，会在电源与地之间形成一条低阻通路，从而导致电流过大烧毁门电路，或者造成逻辑错误；如果设计中必须直接相连，应该用OC门相连。8.参考答案：边沿

电平9.参考答案：C10.参考答案：解：余3码-0011=8421BCD，等价于余3码+1101=8421BCD。

余3码由A端输入，A3为高位，A0为低位，B端输入1101，Q3Q2Q1Q0即为所需8421BCD码。设计电路图如图所示。

11.参考答案：D12.参考答案：C当CMOS门电路发生状态翻转时，会伴随着负载电容的充放电，而状态保持时的静态功耗远小于翻转时的动态功耗，所以翻转时最耗电。13.参考答案：输出集电极开路的门电路可以并接。若将不能并接的两个门电路并接，当两个门电路输出电平不相等时，其输出级形成低阻通道，使得电流过大，会烧坏器件。14.参考答案：解：A＜B，因为A-B＜0。15.参考答案：解：输入的X3X2X1X0为5421码。由于74LS74译码器的作用是把8421码经过译码用LED显示，所以74LS83的作用是把输入的5421码转换成8421码。

因为74LS83的输入A4A3A2A1、B4B3B2B1及输出S4S3S2S1都是8421BCD码，输入的X3X2X1X0为5421码，即X3×(22+1)+X2×4+X1×2+X0，所以，可以使用74LS74来完成码转换：0X30X0+0X2X1X0。16.参考答案：解：画出卡诺图如图所示。

得出逻辑函数并且化简成最简与非-与非表达式：

17.参考答案：D18.参考答案：BTTL门电路的悬空端相当于接高电平。所以根据JK触发器的状态转移方程，即JK触发器的状态会随着时钟信号上升沿的到来而翻转，所以频率应为CP的一半。19.参考答案：A20.参考答案：解：画出卡诺图如图2所示。

由电路图可知，所以，

与或式为：

或与式为：

与非-与非式为：

或非-或非式为：

与或非式为：21.参考答案：解：由电路图写出A点的逻辑表达式为：

Q2对CP实现3分频。占空比为50%。

波形图如图2所示。

22.参考答案：解：由题意，uI是555定时器的外接控制电压，所以555定时器的内部参考电压分别为VT+=uI，。

电路工作时，电容C两端的电压uC在和uI之间振荡。根据三要素法，可以求出uC从上升到uI的时间：

同理，可得uC从uI下降到的时间：

则输出uO的频率为：23.参考答案：解：采用同步置数的方法进行设计。

89=16×5+9

从0开始计数到88共89个数。

88=16×5+8

因此，当一个芯片输出为5，另一个输出为8时，置0，重新计数，如附图2所示。

24.参考答案：A25.参考答案：解：画出连接图如图2所示。

26.参考答案：27.参考答案：解：由题7485是4位二进制数比较器芯片，7483是二进制超前进位加法器芯片，当．B3B2B1B0大于4时，Y3Y2Y1Y0=B3B2B1B0+110；当B3B2B1B0小于4时，Y3Y2Y1Y0=B3B2B1B0。根据5421BCD码和8421BCD码的转换特性，该电路实现的功能是把B3B2B1B0从5421码转换成8421码。28.参考答案：解：如图所示。

29.参考答案：解：画出卡诺图如图2所示。

可得：F=B'·C'·1+B'·C·D+B·C'·A+B·C·1

画出设计电路如图3所示。

30.参考答案：截止

饱和31.参考答案：解：成立。f(x1，x2，…，xk)等于0或1。

当f(x1，x2，…，xk)=1时，(0，x2，…，xk)+x1f(1，x2，…，xk)=1；

当f(x1，x2，…，xk)=0时，(0，x2，…，xk)+x1f(1，x2，…，xk)=0。

故原式成立。32.参考答案：施密特

单稳态

多谐振荡器33.参考答案：C34.参考答案：D35.参考答案：解：(1)74LS161为异步清零计数器，设计电路如图2所示。

(2)在(1)电路基础上，添加最少的逻辑门实现图1(c)所示波形，如图3所示。

36.参考答案：解：使用74HC148优先编码器、74LS74的LED译码器和LED。

74HC148的输入端是低有效的。当4个输入端都没有输入时，I7=0，这时七段显示为“0”；当I6=0时，I7=1，优先编码器输出为001，七段显示“1”；当I6=1，I5=0时，I7=1，优先编码器输出为010，七段显示“2”；当I6=1，I5=1，I4=0时