电子封装第三章

电子封装第三章第1页，课件共86页，创作于2023年2月第三章薄膜材料与工艺1、电子封装中至关重要的膜材料及膜技术1.1薄膜和厚膜1.2膜及膜电l路的功能1.3成膜方法1.4电路图形的形成方法1.5膜材料2、薄膜材料2.1导体薄膜材料2.2电阻薄膜材料2.3介质薄膜材料2.4功能薄膜材料第2页，课件共86页，创作于2023年2月1、电子封装工程中至关重要的膜材料及膜技术薄膜和厚膜电子封装过程中膜材料与膜技术的出现及发展，源于与电器、电子装置设备向高性能、多功能、高速度方向发展及信息处理能力的急速提高系统的大规模、大容量及大型化要求构成系统的装置、部件、材料等轻、薄、短、小化晶体管普及之前真空电子管的板极、栅极、灯丝等为块体材料，电子管插在管座上由导管连接，当时并无膜可言20世纪60年代，出现薄膜制备技术在纸、塑料、陶瓷上涂刷乃至真空蒸镀、溅射金属膜，用以形成小型元器件及电路等进入晶体管时代从半导体元件、微小型电路到大规模集成电路，膜技术便成为整套工艺中的核心与关键。第3页，课件共86页，创作于2023年2月1、电子封装工程中至关重要的膜材料及膜技术薄膜和厚膜与三维块体材料比较：一般地，膜厚度很小，可看作二维膜又有薄膜和厚膜之分经典分类：<１μｍ——薄膜，>１μｍ——厚膜制作方法分类：块体材料制作的（如经轧制、锤打、碾压等）——厚膜膜的构成物一层层堆积而成——薄膜。膜的存在形态分类：只能成形于基体之上的——薄膜（包覆膜）沉积膜——基体表面由膜物质沉积析出形成化合形成膜——通过对基体表面进行化学处理形成，在物理沉积过程中伴随有表面参与的化学反应第4页，课件共86页，创作于2023年2月1、电子封装工程中至关重要的膜材料及膜技术薄膜、厚膜区分通常无实际意义针对具体膜层形成方法膜层材料界面结构结晶状态晶体学取向微观组织各种性能和功能进行研究更有用电子封装工程涉及膜层：膜厚１μｍ～数百微米按膜层的形成方法：真空法(干式)和溶液法(湿式)沉积得到的膜层——薄膜，为数微米浆料印刷法形成的膜层——厚膜，前者膜厚多，厚～200微米第5页，课件共86页，创作于2023年2月薄膜的真空沉积法优点可以得到各种材料的膜层镀料气化方式很多（如电子束蒸发、溅射、气体源等），控制气氛还可以进行反应沉积通过基板、镀料、反应气氛、沉积条件的选择，可以对界面结构、结晶状态、膜厚等进行控制，还可制取多层膜、复合膜及特殊界面结构的膜层等。由于膜层表面精细光洁，故便于通过光刻制取电路图形可以较方便地采用光、等离子体等激发手段，在一般的工艺条件下，即可获得在高温、高压、高能量密度下才能获得的物质真空薄膜沉积涉及从气态到固态的超急冷（过程，因此可以获得特异成分、组织及晶体结构的物质由于在ＬＳＩ工艺中薄膜沉积及光刻图形等已有成熟的经验，很便于在电子封装工程中推广第6页，课件共86页，创作于2023年2月厚膜的丝网印刷法有优点通过丝网印刷，可直接形成电路图形膜层较厚，经烧结收缩变得致密，电阻率低，容易实现很低的电路电阻导体层、电阻层、绝缘层、介电质层及其他功能层都可以印刷成膜容易实现多层化，与陶瓷生片共烧可以制取多层共烧基板设备简单，投资少第7页，课件共86页，创作于2023年2月1、电子封装工程中至关重要的膜材料及膜技术

膜及膜电路的功能电气连接印制线路板（ＰＷＢ）的发明，使电路以膜的形式与基板作成一体，元器件搭载在基板上并与导体端子相连接，这对于整个系统的小型化、高性能、低功耗、高可靠性及经济性等方面都有重大贡献三维立体布线方式的ＰＷＢ多层板、陶瓷多层共烧基板、积层多层板、复合多层板的出现，对于提高封装密度起着十分关键的作用第8页，课件共86页，创作于2023年2月元件搭载芯片装载在封装基板无论采用引线键合方式还是倒装片方式都离不开焊盘元器件搭载在基板上特别是ＬＳＩ封装体实装在基板上，无论采用ＤＩＰ、ＳＭＴ、ＣＯＸ、ＭＣＭ等哪种方式，都离不开导体端子焊盘，端子都是膜电路的一部分。在许多情况下，引线端子节距的大小以及引线端子的排列方式是决定封装类型及封装密度的关键因素批量生产ＱＦＰ来说，最小端子节距的界限为０.３ｍｍ，若低于此，则操作难度太大，成品率太低第9页，课件共86页，创作于2023年2月元件搭载

想提高封装密度，需要由四侧引出端子的ＱＦＰ方式转变为平面阵列布置端子的ＢＧＡ方式这样，端子节距提高（１.０ｍｍ，１.５ｍｍ）的同时，反而降低了实装密度对ＢＧＡ来说，端子节距由１.５ｍｍ降为１.０ｍｍ，实装面积可减小到１／（１.５×１.５）＝１／２.２５第10页，课件共86页，创作于2023年2月特殊功能泛指除电气连接、元件搭载、表面改性以外的所有其他功能涉及电阻膜、绝缘膜、介电质膜等以LCD（液晶显示器）中所采用的ＴＦＴ（薄膜三极管）玻璃复合基板为例玻璃基板分前基板和后基板两块前基板：形成偏光膜、滤色膜、ITO膜，后基板上形成TFT、ITO膜、金属布线及绝缘膜等液晶夹于二者之间受TFT控制的非晶硅（a－Si）图像传感器按阵列布置在后基板上，并由Cr／a－Si/ITO构成Cr肖特基二极管布置在ITO膜上与驱动器相连接的布线导体要通过Cr/Al实现多层化，以降低布线电阻第11页，课件共86页，创作于2023年2月表面改性与在LSI元件表面沉积SiO2、Si3N4等钝化膜用于绝缘、保护类似电子封装工程中也广泛用膜层作表面改性金属被釉基板、有机或无机绝缘层包覆的金属芯基板塑料表面电镀金属以增加耐磨性、降低接触电阻等，常用的方法有镀铑、镀金等第12页，课件共86页，创作于2023年2月1、电子封装工程中至关重要的膜材料及膜技术

成膜方法按干式和湿式对分类干式：PVD（物理气相沉积）——真空蒸镀、溅射镀膜、离子镀ＣＶＤ（化学气相沉积）湿式：电镀、化学镀、阳极氧化、溶胶－凝胶、厚膜印刷法第13页，课件共86页，创作于2023年2月第14页，课件共86页，创作于2023年2月第15页，课件共86页，创作于2023年2月第16页，课件共86页，创作于2023年2月第17页，课件共86页，创作于2023年2月第18页，课件共86页，创作于2023年2月第19页，课件共86页，创作于2023年2月第20页，课件共86页，创作于2023年2月第21页，课件共86页，创作于2023年2月典型的成膜方法

真空蒸镀及溅射法真空蒸镀：是将镀料在真空中加热、蒸发，使蒸气的原子或原子团在温度较低的基板上析出形成薄膜的方法主要用于Au、Cu、Ni、Cr等导体材料及电阻材料成膜不同的镀料及不同的沉积速率要选择不同的加热方法。溅射镀膜：是将放电气体导入真空，在辉光放电等离子体中产生的正离子加速轰击处于阴极的靶材，使溅射出的原子沉积在基板上的方法从道理上讲，这种方法可以在任何基板上沉积任何物质的薄膜，但一般多用于氧化物、氮化物等绝缘材料及合金材料的成膜第22页，课件共86页，创作于2023年2月典型的成膜方法

ＣＶＤ法泛指由气态原料通过化学反应生成固体薄膜的沉积过程该反应可以是气态化合物由基板表面向其内部的扩散，气态化合物与基板表面的反应，气态化合物的分解，或者是气态化合物之间的反应等这些反应的共同特点是，至少要有一种固态产物生成，并且以薄膜的形态沉积在基板表面上化合物蒸气一般是常温下具有较高蒸气压的气体，多采用碳氢化物、氢氧化物、卤化物、有机金属化合物等ＣＶＤ法成膜材料范围广泛，除碱金属、碱土金属之外，几乎所有材料均可以成膜，特别适用于绝缘膜、超硬膜等特殊功能膜的沉积第23页，课件共86页，创作于2023年2月典型的成膜方法

厚膜印刷法是按功能要求将金属、金属氧化物、玻璃粘结剂等的粉末同有机粘结剂、表面活性剂、有机溶剂等均匀混合，调制成符合丝网印刷要求的浆料，利用丝网印刷等工艺，在基板上印刷图形，经烧成，有机粘结剂挥发而成膜的方法特点：工艺简单、设备投资少，在低价格的优势下可大量生产导体、电阻体、介电体等厚膜特别是可直接印刷电路图形。第24页，课件共86页，创作于2023年2月典型的成膜方法

电镀和化学镀成膜是依靠电场反应，使金属从金属盐溶液中析出成膜的方法电镀促进电场析出的还原能量由外部电源提供化学镀需添加还原剂，利用自分解而成膜电镀或化学镀成膜的特点可对大尺寸基板大批量成膜，与其他成膜方法相比，设备投资低需要考虑环境保护问题第25页，课件共86页，创作于2023年2月1、电子封装工程中至关重要的膜材料及膜技术

电路图形的形成方法各种成膜方法形成的膜层，应用于电子工业（如电子元器件制造、电子封装、平板显示器），都需要形成电路图形形成方法包括：有填平法、蚀刻法、掩模法、厚膜印刷（丝网印刷）法、喷沙法第26页，课件共86页，创作于2023年2月填平法先将光刻胶涂敷（甩胶）或将光刻胶干膜贴附（贴膜）于基板表面，经光刻形成“负”的电路图形，即没有电路的部分保留光刻胶以此负图形为“模型”，在其槽中印入导电浆料或沉积金属膜层，即所谓“填平”最后将残留的光刻胶剥离缺点：采用印刷法填平时，导电胶膜中容易混入气泡第27页，课件共86页，创作于2023年2月蚀刻法化学蚀刻法：印刷电路图形材料的浆料、烧成涂布光刻胶、电路图形掩模曝光化学蚀刻去除部分光刻胶有机溶剂去除掉电路图形不对应部分的电极材料问题使用有机溶剂，废液处理比较困难有时线条会出现残差（残留）通常，不需要部位的电路图形材料应完全去除实际上，电路图形材料经烧成、化学蚀刻形成图形后，应该去除的部分往往不能完全去除掉，而是有一部分残留下来第28页，课件共86页，创作于2023年2月第29页，课件共86页，创作于2023年2月蚀刻法薄膜光刻法：用磁控溅射、真空蒸镀等先在整个基板表面形成电路材料的薄膜光刻制取电路图形可以获得精细度很高的图形所形成膜层的质量高膜厚可精确控制缺点：设备投资大工艺不容易掌握第30页，课件共86页，创作于2023年2月掩模法工艺过程机械或光刻制作“正”掩模将掩模按需要电路图形位置定位真空蒸镀等方法成膜借助“正”的掩模，基板表面形成所需要的电路图形优点工序少、电路图形精细度高缺点需要预先制作掩模有些薄膜沉积技术，如溅射镀膜、离子镀等，不便于掩模沉积第31页，课件共86页，创作于2023年2月厚膜印刷法工艺过程通过网版在基板表面印刷厚膜导体浆料，形成与网版对应的图形经烧成法形成电路图形特点浆料仅印刷在需要的部位，因此材料的利用率高印刷机的价格较低，可降低设备总投资缺点线条精细度差图形分辨率低多次印刷难以保持图形的一致性第32页，课件共86页，创作于2023年2月喷沙法工艺过程：在基板全表面由电路图形材料成膜在表面形成光刻胶图形经喷沙去除掉不需要的材料部分，保留光刻胶图形覆盖的部分剥离光刻胶后得到所需要的电路图形优点采用光刻制版技术，能形成精细的电路图形缺点喷沙过程中会产生灰尘第33页，课件共86页，创作于2023年2月1、电子封装工程中至关重要的膜材料及膜技术

膜材料下表列出与电子封装工程相关的各类膜材料，同时给出用途、性质及成膜方法等第34页，课件共86页，创作于2023年2月第35页，课件共86页，创作于2023年2月第36页，课件共86页，创作于2023年2月第37页，课件共86页，创作于2023年2月第38页，课件共86页，创作于2023年2月第39页，课件共86页，创作于2023年2月第40页，课件共86页，创作于2023年2月薄膜材料

导体薄膜材料材料的种类及性质导体薄膜的主要用途形成电路图形，为半导体元件、半导体芯片、电阻、电容等电路搭载部件提供电极及相互引线，以及金属化等为保证金属—半导体间连接为欧姆接触，要求：金属与半导体的结合部位不形成势垒对于ｎ型半导体，金属的功函数要比半导体的功函数小对于ｐ型半导体，与上述相反金属与半导体结合部的空间电荷层的宽度要尽量窄，电子直接从金属与半导体间向外迁移受到限制等第41页，课件共86页，创作于2023年2月2、薄膜材料导体薄膜材料电阻薄膜材料介质薄膜材料功能薄膜材料第42页，课件共86页，创作于2023年2月2、薄膜材料

导体薄膜材料材料的种类及性质实际情形随半导体的表面处理，在导体和半导体表面往往会存在薄的氧化膜，但电子通过隧道效应可穿过此膜层，因此并不存在很大的问题依表面处理条件不同，半导体的表面状态会发生变化，相应金属及半导体的功函数也会发生变化功函数还与表面能级、晶体取向等相关，必须注意其值的变化第43页，课件共86页，创作于2023年2月2、薄膜材料

导体薄膜材料材料的种类及性质其他布线及电极用的导体材料，还应具有下述特性：电导率要高对电路元件不产生有害影响，为欧姆连接热导率高、机械强度高，对于碱金属离子及湿度等的电化学反应要尽量小高温状态，电气特性也不发生变化，不发生蠕变现象附着力大，成膜及形成图形容易可形成电阻、电容，可进行选择性蚀刻可进行Ａｕ丝、Ａｌ丝引线键合及焊接等加工第44页，课件共86页，创作于2023年2月2、薄膜材料

导体薄膜材料材料的种类及性质实际情形单一种导体不可能满足上述所有要求构成电子电路往往需要多种导体膜的组合第45页，课件共86页，创作于2023年2月2、薄膜材料

导体薄膜材料而且相互连接及电极中往往也不是采用单一金属，而是多种导体膜积层化，以达到上述各种要求多层金属组合的实例第46页，课件共86页，创作于2023年2月2、薄膜材料

导体薄膜材料多层组合薄膜说明导体的表面方阻均在５０ｍΩ／□以下进一步降低电阻，需要在Ａｕ膜上再电镀Ａｕ所列的材料组合之外，在半导体ＩＣ的电极凸点及梁式引线部分，还采用Ａｕ－Ｐｄ－Ｔｉ，Ｓｎ·Ｓｂ－Ｃｕ－Ｃｒ，Ａｕ－Ｗ·Ｔｉ等组合，以及ＰｔＳｉ，Ｐｄ２Ｓｉ，ＣｒＳｉ等金属硅化物作导体。Ａｕ可满足上述条件中的大部分单独使用时与基板及ＳｉＯ２等膜层的附着力太低往往在最底层采用ＮｉＣｒ，Ｃｒ，Ｔｉ等附着性好的膜层最上层采用容易热压附着或容易焊接的Ａｕ及Ｐｂ·Ｓｎ等但两种金属薄膜相互结合时，往往在比块体材料更低的温度下就产生明显扩散，生成化合物。第47页，课件共86页，创作于2023年2月2、薄膜材料

导体薄膜材料Ａｌ特点Ｓｉ基ＩＣ常用导体材料与作为ＩＣ保护膜的ＳｉＯ２间的附着力大对于ｐ型及ｎ型Ｓｉ都可以形成欧姆接触可进行引线键合电气特性及物理特性等也比较合适价格便宜作为ＩＣ用的导体普遍采用但随环境、气氛温度上升，Ａｌ与Ａｕ发生相互作用，生成金属间化合物，致使接触电阻增加，进而发生接触不良第48页，课件共86页，创作于2023年2月Ａｌ当Ａｌ中通过高密度电流时，向正极方向会发生Ａｌ的迁移，即所谓电迁移在５００℃以上，Ａｌ会浸入下部的介电体中在ＭＯＳ元件中难以使用尽管Ａｌ的电阻率低，与Ａｕ不相上下，但由于与水蒸气及氧等发生反应，其电阻值会慢慢升高。Al与Au会形成化合物Al端子与Au线系统在300℃下放置2～3ｈ，或者使气氛温度升高到大约４５０℃，其间的相互作用会迅速发生，致使键合部位的电阻升高此时，上、下层直接接触，Au、Al之间形成脆、弱AuAl2、AuxAl等反应扩散层。造成键合不良采用Au－Au组合或Al－Al组合。在Au、Al层间设置Pd、Pt等中间层，可防止反应扩散发生，形成稳定的膜结构第49页，课件共86页，创作于2023年2月Ａｌ存在电迁移Al导体中流过电流密度超过106A/cm2或多或少地发生电迁移现象气氛温度上升，电迁移加速，短时间内即可引起断线Al导体膜在大约300℃长时间放置，会发生“竹节化”，即出现结晶化的节状部分和较瘦的杆状部分进一步在500℃以上放置，Al会浸入到下层的SiO2中，引起Si基板上的IC短路因此，使用Al布线的ＭＯＳ器件，必须兼顾到附着力、临界电压、氧化膜的稳定性、价格等各种因素，对材料进行选择。第50页，课件共86页，创作于2023年2月连接与布线的形成及注意点SiIC中的Al布线可由Cr－Au代替。Cr－Au与玻璃间具有良好的附着性，ｐ型、ｎ型Ｓｉ均能形成欧姆结合Cr－Au成膜有两种方法其一是将基板加热到２５０℃，依次真空蒸镀Cr和Au其二是采用溅射法沉积Cr－Au系中Cr膜的膜厚及电阻率如表３－６所列第51页，课件共86页，创作于2023年2月第52页，课件共86页，创作于2023年2月连接与布线的形成及注意点Cr－Au系可能引起劣化的机制Cr向Au中的扩散，由此会引起电阻增加Mo－Au系比Cr－Au系在更高些的温度下更为稳定其成膜通常采用真空蒸镀法将基板加热到２６０℃，先蒸镀约１００ｎｍ的Ｍｏ，接着蒸镀３０ｎｍ的Ａｕ，而后将基板温度降至１００℃以下，再蒸镀约３００ｎｍ的Ａｕ。最后，将基板温度降至４０℃以下，取出Ｍｏ在高温气氛中特别是加湿状态下很不稳定第53页，课件共86页，创作于2023年2月连接与布线的形成及注意点ＮｉＣｒ－Ａｕ薄膜导体中应用广泛制备工艺先蒸镀０.１μｍ的ＮｉＣｒ合金膜，再蒸镀０.１μｍ的Ａｕ这种膜层在200～400℃的干燥Ｎ２气氛中放置２４ｈ，电阻值有明显增加。Ａｕ上蒸镀Ｎｉ膜的系统在１５０℃会形成金属间化合物Ｐｄ-Ａｕ，在０.３μｍ的Ｐｄ膜上蒸镀０.３μｍ的Ａｕ２７５℃老化，未发现生成化合物有少量Ｐｄ固溶于Ａｕ中，300附近，膜层阻值急剧增加第54页，课件共86页，创作于2023年2月连接与布线的形成及注意点以Ｔｉ为底层的Ｔｉ－Ａｕ系对于所有种类的基板都显示出相当高的附着力在２５０～３５０℃不太高的温度下即形成化合物，使Ｔｉ膜的特性变差，由此造成电阻值增加往往需在Ａｕ与Ｔｉ之间加入Ｐｔ阻挡层。Ａｌ－Ｔｉ系１００～１５０℃即形成Ａｌ与Ｔｉ的化合物，使膜层阻值增加第55页，课件共86页，创作于2023年2月导体膜的劣化及可靠性成膜后造成膜异常的主要原因一是由于严重的热失配，存在过剩应力状态，膜层从通常的基板或者Ｓｉ、ＳｉＯ２膜表面剥离，造成电路断线二是由于物质的扩散迁移引起，其中包括电迁移、热扩散、克根达耳效应、反应扩散等。造成物质扩散迁移的外因有高电流密度高温度大的温度梯度接触电阻等，特别是几个因素联合作用时，效果更明显第56页，课件共86页，创作于2023年2月导体膜的劣化及可靠性造成物质扩散迁移的内因有构成物质的体系晶粒度内部缺陷内因、外因之间随时都在发生作用Ｔｉ／Ｐｔ／Ａｕ系电流密度高，造成膜内晶粒不断长大，即自发热效应与热处理具有同样的效果通常情况下，导体温度上升会加速组元之间的相互扩散，形成反应扩散产物，造成机械强度下降及电阻升高等，反过来又造成温度升高，恶性循环，急速造成破坏第57页，课件共86页，创作于2023年2月导体膜的劣化及可靠性如超过１０５Ａ／ｃｍ２的高电流密度是造成导体劣化的主要机制之一该机制是：导体中大量较高能量的传导电子对原子的动量传递作用，使其向阳极方向迁移当原子从导体中的某一位置离开时，会在该位置留下空位空位浓度取决于某一场所空位流入量加上产生量与流出量之差。若此差值为正，则造成空位积蓄，空位积蓄意味着导体的劣化。克根达耳效应由于扩散组元之间自扩散系数不同引起的自扩散系数大的组元的扩散通量大，自扩散系数小的组元的扩散通量小随扩散进行，若导体宏观收缩不完全，则原来自扩散系数大的组元含量高的场所，将有净空位积累，从而引起导体劣化第58页，课件共86页，创作于2023年2月导体膜的劣化及可靠性物质迁移容易沿晶界进行——物质的迁移与其微观结构关系很密切温度不是很高，晶界扩散系数比体扩散系数大得多。膜层中大量存在有晶界，晶界中离子的活动性与各个晶粒的晶体学取向有关，特别是当许多晶粒的晶体学取向不一致时，易于离子迁移晶粒取向与外加电场之间的角度，因场所不同而异，因此离子的迁移率在各处都不相同，离子沿晶界的传输量因位置不同而异当传导电子从大晶粒一侧向小晶粒一侧移动时，由于界面处也发生离子的迁移，因而引起小晶粒一侧空位的积蓄等第59页，课件共86页，创作于2023年2月导体膜的劣化及可靠性劣化模式是上述各种机制的组合平均故障时间ＭＴＦ与微观的结构因子数相关，特别是导体的长度与宽度、平均粒径与粒径分布、晶体学取向、晶界特性等影响很大为了增加ＭＴＦ，在条件允许的情况下应尽量采取如下措施：减小导体长度增加导体膜的宽度与厚度减小ＭＴＦ的标准偏差增加膜层的平均粒度等。实际上，电路的劣化不仅仅源于导体的劣化，钝化层及封装的缺陷也常常是造成劣化的原因此外还要特别注意异常状态及环境变化等。第60页，课件共86页，创作于2023年2月薄膜电感薄膜电感具有很多优点，但是也存在一些使用方面的限制制作技术将低电阻导体膜形成螺圈状，中间用绝缘层交插绝缘，并引出接线端子即形成薄膜电感薄膜电感的电感量很小几何条件所限，仅为２～３ｎＨ，用途受到限制采用铁氧体基板，使导体螺旋成膜电感量可达２０～３０ｎＨ，提高一个数量级要达到更大电感量，元件所占面积太大，不现实在铁氧体磁芯上绕线的小型电感的电感量可达２～３ｍＨ，多作为外设的片式元件用于电路第61页，课件共86页，创作于2023年2月2、薄膜材料

电阻薄膜材料薄膜电阻用原材料电阻率范围：１００～２０００μΩ·ｃｍ作成方阻值为１０Ω／□～１０００Ω／□的薄膜方电阻１０Ω／□以下的低方阻值电阻需求不多获得高方阻值薄膜电阻方法增加电阻膜长度减少电阻膜厚度电阻体薄膜实际使用的电阻温度系数ＴＣＲ<１００×１０－６／℃要求其电气性能稳定薄膜电阻制造方法真空蒸镀、溅射镀膜、热分解、电镀等方法第62页，课件共86页，创作于2023年2月第63页，课件共86页，创作于2023年2月2、薄膜材料

电阻薄膜材料制作方法对薄膜电气特性影响：薄膜厚度：薄的膜层对传导电子产生表面散射，由此造成ＴＣＲ减小、电阻率升高但非常薄的膜为不连续的岛状结构，由此可能造成负的ＴＣＲ。这种膜容易发生凝聚或氧化，除少数几种物质外，特性不稳定膜层过厚时内部畸变大，特性也不稳定。若膜层中含有过量的杂质、缺陷及真空中的残留气体，由于引起电子散射，使ＴＣＲ变小，长期稳定性变差。组分：在金属—绝缘体、金属陶瓷等多相系中，因组分比易发生偏离，膜的均匀性不好，由于过剩成分的氧化，稳定性差。单相与复合系：单相薄膜具有正TCR和较低的电阻。但组成复合系，例如ＮｉＣｒ等，由于各成分的ＴＣＲ相抵消，使ＴＣＲ变小，阻值升高其他：基板表面沾污、凹凸等表面状态、基板加热温度、基板材质、成膜速率等都会造成特性的分散，并影响稳定性等第64页，课件共86页，创作于2023年2月电阻薄膜材料代表性的薄膜电阻材料，分为单一成分金属合金金属陶瓷三大类第65页，课件共86页，创作于2023年2月第66页，课件共86页，创作于2023年2月陶瓷薄膜电阻第67页，课件共86页，创作于2023年2月第68页，课件共86页，创作于2023年2月陶瓷电阻薄膜金属陶瓷和Ｔａ２Ｎ膜－陶瓷电阻薄膜自混合集成ＩＣ开发的初期就开始使用金属陶瓷电阻膜金属和陶瓷的混合膜，其中有Cr－SiO，Cr－MgF2，Au－SiO等系统Cr－SiO特性稳定，在不同的SiO含量（25％～90％）下，可以获得电阻率为4.3×10-3～3.1×10-4Ω·ｃｍ的电阻膜第69页，课件共86页，创作于2023年2月陶瓷电阻薄膜Ｔａ２Ｎ电阻膜晶体结构、电阻率、ＴＣＲ与Ｎ２分压的关系Ｎ２分压增加，β－Ｔａ→→β－Ｔａ＋α－Ｔａ→→α－Ｔａ＋Ｎ２

→→α－Ｔａ＋Ｔａ２Ｎ→→Ｔａ２Ｎ＋ＴａＮ→→ＴａＮ次序变化在含有Ｔａ２Ｎ的区域，膜层的电阻率大，ＴＣＲ接近零，而且特性偏差小，阻值的经时变化小。因此，处于该区域的材料适于制作电阻膜调节Ｔａ２Ｎ膜电阻率一般采用阳极氧化法，在其表面形成绝缘体Ｔａ２Ｏ５。Ｔａ２Ｎ膜具有良好的热稳定性和耐热冲击性能。例如，在熔凝石英基板上沉积Ｔａ２Ｎ膜，在２００～８００℃之间进行热循环试验，其寿命在３×１０７循环以上第70页，课件共86页，创作于2023年2月Ｎ２分压增加，β－Ｔａ→→β－Ｔａ＋α－Ｔａ→→α－Ｔａ＋Ｎ２

→→α－Ｔａ＋Ｔａ２Ｎ→→Ｔａ２Ｎ＋ＴａＮ→→ＴａＮ次序变化第71页，课件共86页，创作于2023年2月陶瓷电阻薄膜其他材料体系陶瓷薄膜电阻材料（Ｔｉ，Ａｌ）Ｎ（Ｔａ，Ａｌ）Ｎ（Ｔｉ，Ｓｉ）ＮＴａ（Ｎ，Ｏ）ＡｌＮＴｉＮＺｒＮ一部分已在精密薄膜电阻和传真机用热写头的发热体中采用第72页，课件共86页，创作于2023年2月2、薄膜材料

介质薄膜材料使用材料性质电学特性电气绝缘、介电性压电性、热释电性、铁电性光学特性机械特性应用领域电子元器件、光学器件、机械元器件应用实例：显示元件、红外传感器、弹性表面波（SAW）元件、薄膜电容器、不易失性存储器第73页，课件共86页，创作于2023年2月2