高线性低噪声放大器设计

高线性低噪声放大器设计摘要:本文先容了一种L波段单级高线性低噪声放大器的工作原理和设计方法。与传统的接收机射频前端放大器主要考虑低噪声和高增益特性不同,文中选用了低本钱、低功耗的SiGeNPNBJT器件设计高三阶交截点的低噪声放大器。设计中利用了微波CAD工具对电路进行仿真与优化,同时对天生的微带印刷电路板进行了电磁仿真。

关键词:高三阶交截点;低噪声放大器;电磁仿真

引言

随着无线通讯事业的不断发展,人们对无线系统的射频接收机提出了越来越高的要求,比如低功耗、低噪声、大动态范围、高灵敏度和高线性度等。因此,处于接收机最前真个放大器对于进步系统性能起到了关键作用。传统的研究主要集中在如何获得低噪声和高增益特性上,对接收前端放大器高线性度题目的研究经常被忽略。

Ansoft公司的Designer软件包是集电路和电磁仿真于一体的强大CAD工具。设计中,利用该软件对放大器的三阶互调和噪声等性能进行仿真和优化,同时对天生的PCB进行了电磁仿真,得到了令人满足的设计结果。这种低本钱、低功耗和高线性的LNA可广泛应用于PCS波段以及CDMA蜂窝移动手机中。

1高线性低噪声放大器原理设计

1.1系统考虑与主要指标要求

在移动通讯系统设计中,低噪声放大器处于接收机的射频最前端,如图1所示。因此,系统的噪声性能和线性度主要取决于该前端放大器的噪声性能和线性特性。这里设计的放大器主要技术指标:工作频率范围f=1950MHz;增益G>14dB;噪声系数Nf<1.1dB;输出1dB;压缩点OP1dB>+5dBm;输出三阶交截点OIP3>+24dBm输进输出回波损耗RL<10dB。

1.2器件选择与偏置电路设计

随着微电子工艺的不断进步,已能选择到噪声性能好、线性度高同时价格又便宜的双极晶体管,可以实现高线性低噪声放大器。

直流偏置决定了晶体管的静态工作点,因而也就决定了放大器的各种性能。但这些性能参数经常相互矛盾、彼此制约,因此,在考虑直流偏置点时,通常要在各种特定指标,如增益、线性度、噪声系数和功率消耗等之间作出折衷的选择。尽管大电流可以改善线性度和增益,但同时也带来噪声系数的增加。通过增加集-射极电压可以改进电路的线性度,但是当接近击穿电压(BVCEO)时,噪声系数会由于电压击穿而开始恶化。设计所选器件的最小击穿电压为2.3V,因此,在综合考虑各种特定指标要求的情况下选择C-E极间偏置电压Vce=2.0V和集电极偏置电流Ic=8mA。

电阻R3将电源电压由3V降低到2.1V,R2给晶体管的基极提供电压偏置,R1起到改善放大器稳定度的作用。图2所示偏置电路简单实用,并提供适当数目的负反馈用于补偿由于器件的离散性和整个宽温(-40℃～+85℃)工作范围内直流增益β的变化。其反馈原理是:假如温度变化或器件离散性使直流增益β产生变化而导致器件电流增加,则电阻R3压降会增加,这样基极电压VB会减少,从而器件电流减小,因此提供了直流负反馈,使器件的静态工作点稳定。

1.3稳定性的改善

S参数描述的线性二端口器件尽对稳定充分必要条件是:(a)K>1;(b)|Δ|<1。其中

利用Ansoft公司的Designer仿真软件包优化设计LNA的稳定因子K,这将大大进步设计效率。最初的仿真结果显示稳定系数K<1,如图3所示。因此考虑在发射级串接电感以改进放大器的稳定性,但同时也引起噪声性能的恶化。在低频,当适量增加串接电感量时既可以改进放大器线性度又可以改善稳定性,但在高频(如5GHz～12GHz),随着发射极电感度量进一步增加,放大器稳定性会下降。仿真表明:通过输出电阻负载R1=10Ω以及与发射极并联的电感L3,改善了LNA的稳定因子K,使之大于1,特别是在800MHz～1200MHz频率范围。C5=10pF作为旁路电容,在低频时的影响比在2GHz时的小,因此在低频段,LNA输出端负载电阻R1=10Ω起到了改善稳定性的作用。

1.4输进输出匹配电路设计

由于器件的S12≠0,所以由L2、C2组成的输出匹配电路和串接在发射极的电感有利于改善输进回波损耗和噪声匹配,因而能够消除由器件输进真个射频元件带来的不利影响。输进匹配电路由10pF的隔直电容C1和在基极提供电流偏置的电感L1组成,因此避免了使用调谐元件对电路进行烦琐的优化设计,以达到对输进回波损耗和噪声系数的平衡。

1.5噪声系数的改善

所选器件在放大器正常工作频率范围内具有良好的噪声性能,可与价格昂贵的PHEMT和GaAsMESFET器件相媲美。在2GHz左右,最小噪声系数的偏置电流大约是5mA。然而,要得到+25dBm的OIP3,所需最小电流大约是8mA。考虑到偏置电流对噪声系数的影响,在设计中必须对噪声系数和三阶交截点进行折衷考虑。另外,在发射极串接电感L3改善了放大器的线性度但同时也带来噪声性能的恶化,其恶化程度如图5所示。因此,设计中也要对串接电感L3进行优化,以平衡放大器的三阶交截点和噪声系数。

1.6高三阶交截点的设计

两种技术可以实现OIP3>+25dBm的设计要求,即在发射极串接电感以及增加在B-E结的电荷储量。

(1)发射极串接电感

在发射极串接电感,可以改善放大器的稳定度和线性度,但同时也影响器件的输进输出匹配和噪声匹配。考虑到实际射频放大器电路尺寸很小,外接电抗元件难于实现,因此设计中采用二节并联的微带线接地(如图6所示)作为反馈元件以等效电路所需的电感量,从而改善了放大器的三阶交截点,当然这样也会减小放大器的增益以及引起噪声性能在一定程度上的恶化。优化设计表明:为了使放大器的OIP3进步约4.5dBm,增益却减小了约3.5dB．

(2)增加B-E结电荷储存

在双音测试中,输进两个等幅、频率分别为f1和f2的正弦信号,差频1MHz。因此,器件非线性二阶互调产物f2-f1以1MHz的速率调制B-E结和C-E结的电压。而发射极电流是B-E结电压的指数函数,即Ie≈Iese(qVBE/KT),所以低频互调产物f2-f1出现在器件的终端将会以f2-f1的速率改变晶体管的工作点,这样反过来也影响了失真产物的电平。所以,假如在B-E结间增加一个相对大的电容,则可以旁路掉这个低频产物f2-f1,那么B-E结的电压波动将会减少,因而减少了三阶互调产物。在图2中,C3=0.1μF起到了旁路低频互调产物f2-f1的作用。同理,C6=0.1μF也是用于旁路低频互调产物f2-f1的,但效果不如在基极改善明显。

设计中采用集总电感进行基极偏置并把直流偏置网络与射频信号分开,而不用高阻抗微带线实现,这样在低频端晶体管B-E结电荷储存与终端之间获得低阻抗,使偏置回路与射频回路取得更好的分隔效果。电感L1=15nH在几十兆赫兹频段产生的阻抗可忽略,但在1950MHz却能获得足够大阻抗,使LNA在正常工作频率范围内把晶体管基极与偏置网络分开。

2印刷电路板的电磁仿真

通过上一节对放大器的分析和优化设计,将终极得到的电路制作在FR4(εr=4.5,h=0.8mm)基片上。

考虑到实际制作的PCB可能与原理设计的情况不完全一致,因此为了进一步了解电路性能,也为了更好地调试实际电路,有必要对放大器PCB进行电磁仿真。Designer工具中的电磁仿真模块可以实现对电路PCB的电磁仿真。首先,在AutoCAD绘图工具中创建LNA的Layout印刷电路布线图。考虑到DC偏置网络和射频扼流电感已将偏置电路与射频信号较好地分隔开,实际操纵时将针对放大器的AC等效电路进行电磁建模,如图10所示;其次,是定义介质基片材料的各种特性参数(必须与电路仿真原理图中定义的基片材料一致);接着是从AutoCAD绘图工具中导进放大器的PCB电磁仿真模型;然后定义输进输出端口激励和器件的S参数模型;在这些工作完成之后,就可以对上述模型进行仿真设