数字钟课程设计-多功能数字钟地设计与制作_第1页
数字钟课程设计-多功能数字钟地设计与制作_第2页
数字钟课程设计-多功能数字钟地设计与制作_第3页
数字钟课程设计-多功能数字钟地设计与制作_第4页
数字钟课程设计-多功能数字钟地设计与制作_第5页
已阅读5页,还剩15页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

数字钟课程设计电子技术实践课程设计报告课设题目:多功能数字钟的设计与制作所属系部:电子工程系指导老师:作者:XXXXXXXXXXXX专业:电子信息工程技术西安航空职业技术学院制西安航空职业技术学院课程设计任务书题目:多功能数字钟的设计与制作任务与要求:1、准确计时,显示时分秒2、小时24翻1,分秒60进13、设计可校正时间的电路时间:2010年11月29日至 2010年12月10日共2周所属系部:电子工程系指导单位或教研室:电子信息教研室西安航空职业技术学院制摘要设计简述数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用数字电子钟,从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。此次设计数字电子钟是为了了解数字电子钟的原理,从而学会制作数字电子钟。而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。这份设计报告主要介绍了一种以555多谐振荡为脉冲信号,以74LS161为主体,以7段数码管为显示器件的数字钟电路的设计。数字钟用555多谐振荡为脉冲信号源,产生频率为1Hz。其主体分两个部分,计时电路和校时电路。计时电路以数字形式显示时、分、秒,其中秒和分为60进制,时为24进制,校时电路可对分和时进行校时。数码管选用GY5101NB,也可以用74LS48和共阴数码管代替。关键词:数字钟、计时、校时AbstractDesignisbrieflyadigitalclockisakindofdigitalcircuittechnologyimplementation,minutesandsecondstimingdevice,andthemechanicalclockcomparedwithhigheraccuracyandintuitive,andwithoutamechanicaldevice,havingalongerservicelife,soithasbeenwidelyuseddigitalelectricclock,fromprinciplespeakingisakindoftypicaldigitalcircuits,includingtheassemblylogiccircuitandthesequentialcircuits.Thisdesigndigitalelectricclockistounderstandtheprincipleofdigitalelectricclock,thuslearntomakedigitalelectricclock.Andthroughdigitalelectricclockmakefurtherunderstandingofvariousinmakingusedinsmallandmediumscaleintegratedcircuitroleandpracticalmethod.Thisdesignreportsmainlyintroducesan555resonanceswingsforpulsesignalto74LS161asmainbody,sevensectionsdigitaldisplaydeviceofpipefordigitalclockcircuitdesign.Adigitalclockwith555resonanceswingsforimpulsesources,producefrequencyfor1Hz.Itsmainbodyisdividedintotwoparts,timingcircuitsandresetcircuit.Timingcircuitsindigitalformwhendisplaying,minutesandseconds,includingsecondsandintosixtydisables,for24disables,resetcircuitofpointsandinschool.DigitaltubechooseGY5101NB,alsocanuse74LS48andtotalYindigitaltubeinstead.Keywords:Keywords:adigitalclock,time,timing目录1系统原理框图 -1-1.1数字钟原理框图 -1-2方案设计与论证 -2-2.1时间脉冲产生电路 -2-2.2时间计数器电路 -2-2.3校时电路 -3-3单元电路的设计 -4-3.1时间脉冲产生电路的设计 -4-3.260进制计数器的设计 -5-3.324进制计数器的设计 -6-3.4译码及驱动显示电路 -7-3.5校时电路的设计 -7-3.6电路总原理图设计 -8-4仿真、组装、调试及结果分析 -9-4.1时钟结果仿真 -9-4.2组装与调试 -9-4.3结果分析 -9-5心得与体会 -10-附录1原件清单 -11-工作量统计表 -12-1系统原理框图1.1数字钟原理框图数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用555多谐振荡器电路构成数字钟,数字钟的一般构成框图为图1-1所示。图1-1数字钟原理框图(1)555脉冲产生电路:555及RC电路给数字钟提供一个频率稳定准确的1Hz的方波信号,可保证数字钟的走时准确及稳定。(2)时间计数器电路:时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器。(3)译码驱动电路:译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。2方案设计与论证2.1时间脉冲产生电路由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。用555组成的脉冲产生电路:R1=15*103Ω,R2=68*103Ω,C=10μF

,则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。2.2时间计数器电路74LS161集成芯片为集成4位二进制同步加法计数器,具有异步置0、同步并行置数、计数及保持功能。它有同步置数控制端LD,异步清零控制端CR,工作模式控制端CTT、CTP,时钟输入端CP,进位输出端CO,并行数据输入端D0~D3,计数输出端QO~Q3。各控制端控制权的优先级是CR最高,LD其次,最低CTT、CTP。74LS161的管脚图如图2-1所示。图2-174LS161管脚图74LS161的功能:(1)计数功能:当CR/=LD/=CTP=CTT=1,CP=CP↑时,实现计数功能。(2)同步并行置数功能:当CR/=1时,预置控制端LD/=0,并且CP=CP↑时,Q3Q2Q1Q0=D3D2D1D0,实现同步预置数功能。(3)保持功能:当CR/=LD/=1且CTP·CTT=0时,输出Q3Q2Q1Q0保持不变(4)异步清零功能:当复位端CR/=0时,输出Q3Q2Q1Q0全为零,实现异步清零功能(又称复位功能)。其中:CP为时钟脉冲输入端,D0、D1、D2、D3为预置数输入端,为置数控制端,为异步复位端,二者均为低电平有效,Q0、Q1、Q2、Q3为计数器的输出端。2.3校时电路通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。3单元电路的设计3.1时间脉冲产生电路的设计555集成定时器是模拟功能和数字逻辑功能相结合的一种双极型中规模集成器件。外加电阻、电容可以组成性能稳定而精确的多谐振荡器、单稳电路、施密特触发器等,应用十分广泛。它是由上、下两个电压比较器、三个5kΩ电阻、一个RS触发器、一个放电三极管T以及功率输出级组成。比较器C1的反相输入端5接到由三个5kΩ电阻组成的分压网络的2/3Vcc处(5也称控制电压端),同相输入端6为阀值电压输入端。比较器C2的同相输入端接到分压电阻网络的1/3Vcc处,反相输入端2为触发电压输入端,用来启动电路。两个比较器的输出端控制RS触发器。RS触发器设置有复位端4,当复位端处干低电平时,输出3为低电平。控制电压端5是比较器C1的基准电压端,通过外接元件或电压源可改变控制端的电压值,即可改变比较器C1、C2的参考电压。不用时可将它与地之间接一个O.01μF的电容,以防止干扰电压引入。555的电源电压范围是+4.5~+18V,输出电流可达100~200mA,能直接驱动小型电机、继电器和低阻抗扬声器。由仿真结果我们知道:电路的振荡周期T、占空系数D,仅与外接元件R1、R2和C有关,不受电源电压变化的影响;改变R1、R2,即可改变占空系数,其值可在较大范围内调节;改变C的值,可单独改变周期,产生1HZ时间脉冲的电路图3-1如下所示:图3-1产生1Hz时间脉冲的电路图3.260进制计数器的设计本电路由两个可预置数、可保持同步的四位二进制加法计数器74LS161、两个译码集成电路74LS247、两个LED数码管及一些门电路组成。60进制计数器,每累计60分钟,发出一个时脉冲信号,该信号将被送到时计数器。74LS161构成秒、分的六十进制计数器,它的个位是十进制,十位是六进制。多功能数字种设计所需计数器是六十进制计数器,其中必须用两个74LS161集成块来实现,要求个位是十进制,状态变化在0000~1001间循环,十位是六进制,状态变化在0000~0101间循环。在电路用中两个74LS161组成一个六十进制计数器,来显示0~59秒,其中一个接成十进制计数器用来显示秒个位,另一个接成六进制计数器用来显示秒十位。秒时钟信号输入秒十位的脉冲输入端,计数器开始计数,当计到10时向秒个位计数器送清零信号使其清零,同时向秒十位计数器的脉冲输入端送进位脉冲,当计到第60秒时两个计数同时清零使其重新开始计数并向分计数器的脉冲输入端送入脉冲。因为计数器输出的为四位二进制数,须通过译码器变成十进制数,然后通过LED管分别显示秒十位、秒个位。同样原理也可接成分计数器,分计数器计六十秒后向时计数器送进位脉冲,60进制计数器电路图为下图3-2所示。图3-260进制计数器电路图3.324进制计数器的设计74LS161构成二十四进制计数器。当它的十位够一个脉冲的时候就向星期进一位,当个位满四个脉冲的时候就构成反馈电路。二十四进制计数器,也是用两个74LS161集成块来实现的,要求个位是十进制,状态变化在0000~1001间循环,十位是二进制,状态变化在0000~0010间循环,显示为0~23时。本电路与分、秒计数器电路有相似的地方,用两个74LS161组成一个二十四进制计数器,显示0~23时。由分计数器送来的进位脉冲送入时个位计数器,计10小时清零并向时十位计数器送进位脉冲,当十位输出为二,个位输出为四时将整个电路清零。本电路也可理解为用两个74LS161组成一个一百进制计数器显示0~99,当计数到24是将整个电路清零。本电路与分、秒计数器一样都需要用译码电路和LED数码管进行译码和显示,24进制电路原理如下图3-3所示。图3-324进制计数器图3.4译码及驱动显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译,变成相应的数字。本次设计使用GY5101NB数码管,由于GY5101NB是共阳的,以采用74LS247芯片来驱动。74LS48芯片可以直接对8421BCD码进行译码,显示电路如下图3-4所示。图3-4译码及驱动显示电路3.5校时电路的设计数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时,采用等待校时。校“分”、“时”的原理比较简单,采用加速校时。对校时电路的要求是:(1)在小时校正时不影响分和秒的正常计数。(2)在分校正时不影响秒和小时的正常计数。如图3-5所示,当开关打向上时,因为校正信号和0相与的输出为0,而开关的另一端接高电平,正常输入信号可以顺利通过与或门,故校时电路处于正常计时状态;当开关打向下时,情况正好与上述相反,这时校时电路处于校时状态,进位脉冲被屏蔽,进位信号始终为0,按一下按钮开关既有一个高电平输入,此时进位信号变为1,0变1,由一上升脉冲,分(时)个位可进一位,由此来实现校时,与非门可选74LS00,校时电路如图3-5所示。图3-5校时电路3.6电路总原理图设计图3-6电路总图如下所示图3-6电路总图4仿真、组装、调试及结果分析4.1时钟结果仿真时钟结果仿真图如下图4-1所示图4-1时钟结果仿真图4.2组装与调试由于电路比较复杂,一步接成几乎不可能,所以采用分步接线(1)连接555及RC电路。按图连接号电路后发现不能的到1Hz时钟脉冲,经反复调试后发现时芯片管脚图弄错了,改正后得到时钟1Hz脉冲。(2)连接秒电路。在连的过程中发现所买的数码管不是共阴的,调换数码管后,还是不能正常计数,有时不加脉冲数码管也会计数,进反复调试接线后正常。(3)连接分电路。由于分电路与秒电路基本相同,所以没有遇到太大问题就把分电路连接起来了。(4)连接时电路。由于此时电路板上线较多,连线出现很大问题,原来正常的秒分电路在时电路连接起来后也不正常了,经反复调试后才正常。(5)连接校时电路。连接校时电路很长时间没有成功,最后直接采用给脉冲信号来实现校时。4.3结果分析经测试之后,电路可以实现设计要求,可以实现数字钟的基本功能,比如计数,同时多功能模块校时功能和报时功能都可以使用,基于仿真结果可以认定,此次多功能数字钟的设计是成功的。5心得与体会我们学习了数字电子电路和模拟电子电路,对电子技术有了一些初步了解,但那都是一些理论的东西。通过这次数字电子钟的课程设计,我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。

在此次的数字钟设计过程中,锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计,但通过这次课程设计我们了解了课程设计的一般步骤,和设计中应注意的问题。设计本身并不是有很重要的意义,而在于我们对待问题时的态度和处理事情的能力得到提高。在这次设计过程中,我也对word、PPT等软件有了更进一步的了解,这使我在以后的工作中更加得心应手。附录1原件清单器件型号用途介绍数量74LS247译码器6GY5101NB数码显示器674ls161多功能的计数器674LS002输入与非门374LS083输入与门1555多谐振荡器1Resister100欧姆电阻6Resister3.3K欧姆电阻2Resister10K欧姆电阻1Resister68K欧姆电阻11030.01uF电容110610uF电容1Button按钮开关4工作量统计表姓名工作量统计表任波电路整合,软件调试、元器件选择、电路修正、实验报告设计。电路板焊接、电路整体框架设计。严少宁部分电路设计、实验报告设计、电路板焊接、元器件选择,电路板排线、硬件调试与检测。贺彤电路时间控制器设计、电路数码管部分设计、实验报告设计、软件调试。电路板焊接。李艳茹数码管计数显示部分设计、硬件调试设计、电路板焊接、元器件选择。叶倩软件调试、元器件设计、元器件选择、电路板焊接、电路检测,部分电路设计。参考文献1.李景宏,马学文.电子技术实验教程.沈阳:东北大学出版社.2002.王永军,李景华编著.数字逻辑与数字系统.北京:电子工业出版社,20023.高吉祥,易凡编著.电子技术基础实验与课程设计.北京:电子工业出版社,20024.陈大钦编著.电子技术基础实验.北京:高等教育出版社,20005.李晶皎,李景宏,曹阳编著.逻辑与数字系统设计.北京:清华大学出版社,2009所提问题及回答叶倩:如何将74LS161转化为24进制?答:用两个74LS161集成块来实现的,

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论