高速CB设计指南之五

高速PCB设计指南之五第一篇DSP系统的降噪技术随着高速DSP（数字信号处理器）和外设的出现，新产品设计人员面临着电磁干扰（EMI）日益严重的威胁。早期，把发射和干扰问题称之为EMI或RFI（射频干扰）。现在用更确定的词“干扰兼容性”替代。电磁兼容性（EMC）包含系统的发射和敏感度两方面的问题。假若干扰不能完全消除，但也要使干扰减少到最小。如果一个DSP系统符合下面三个条件，则该系统是电磁兼容的。1．对其它系统不产生干扰。2．对其它系统的发射不敏感。3．对系统本身不产生干扰。干扰定义当干扰的能量使接收器处在不希望的状态时引起干扰。干扰的产生不是直接的（通过导体、公共阻抗耦合等）就是间接的（通过串扰或辐射耦合）。电磁干扰的产生是通过导体和通过辐射。很多电磁发射源，如光照、继电器、DC电机和日光灯都可引起干扰。AC电源线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在高速数字电路中，时钟电路通常是宽带噪声的最大产生源。在快速DSP中，这些电路可产生高达300MHz的谐波失真，在系统中应该把它们去掉。在数字电路中，最容易受影响的是复位线、中断线和控制线。传导性EMI一种最明显而往往被忽略的能引起电路中噪声的路径是经过导体。一条穿过噪声环境的导线可检拾噪声并把噪声送到另外电路引起干扰。设计人员必须避免导线捡拾噪声和在噪声产生引起干扰前，用去耦办法除去噪声。最普通的例子是噪声通过电源线进入电路。若电源本身或连接到电源的其它电路是干扰源，则在电源线进入电路之前必须对其去耦。共阻抗耦合当来自两个不同电路的电流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由两个电路决定。来自两个电路的地电流流经共地阻抗。电路1的地电位被地电流2调制。噪声信号或DC补偿经共地阻抗从电路2耦合到电路1。辐射耦合经辐射的耦合通称串扰，串扰发生在电流流经导体时产生电磁场，而电磁场在邻近的导体中感应瞬态电流。辐射发射辐射发射有两种基本类型：差分模式（DM）和共模（CM）。共模辐射或单极天线辐射是由无意的压降引起的，它使电路中所有地连接抬高到系统地电位之上。就电场大小而言，CM辐射是比DM辐射更为严重的问题。为使CM辐射最小，必须用切合实际的设计使共模电流降到零。影响EMC的因数电压——电源电压越高，意味着电压振幅越大而发射就更多，而低电源电压影响敏感度。频率——高频产生更多的发射，周期性信号产生更多的发射。在高频数字系统中，当器件开关时产生电流尖峰信号；在模拟系统中，当负载电流变化时产生电流尖峰信号。接地——对于电路设计没有比可靠和完美的电源系统更重要的事情。在所有EMC问题中，主要问题是不适当的接地引起的。有三种信号接地方法：单点、多点和混合。在频率低于1MHz时可采用单点接地方法，但不适于高频。在高频应用中，最好采用多点接地。混合接地是低频用单点接地而高频用多点接地的方法。地线布局是关键的。高频数字电路和低电平模拟电路的地回路绝对不能混合。PCB设计——适当的印刷电路板（PCB）布线对防止EMI是至关重要的。电源去耦——当器件开关时，在电源线上会产生瞬态电流，必须衰减和滤掉这些瞬态电流来自高di/dt源的瞬态电流导致地和线迹“发射”电压。高di/dt产生大范围高频电流，激励部件和缆线辐射。流经导线的电流变化和电感会导致压降，减小电感或电流随时间的变化可使该压降最小。降低噪声的技术防止干扰有三种方法：1．抑制源发射。2．使耦合通路尽可能地无效。3．使接收器对发射的敏感度尽量小。下面介绍板级降噪技术。板级降噪技术包括板结构、线路安排和滤波。板结构降噪技术包括：*采用地和电源平板*平板面积要大，以便为电源去耦提供低阻抗*使表面导体最少*采用窄线条（4到8密耳）以增加高频阻尼和降低电容耦合*分开数字、模拟、接收器、发送器地/电源线*根据频率和类型分隔PCB上的电路*不要切痕PCB，切痕附近的线迹可能导致不希望的环路*采用多层板密封电源和地板层之间的线迹*避免大的开环板层结构*PCB联接器接机壳地，这为防止电路边界处的辐射提供屏蔽*采用多点接地使高频地阻抗低*保持地引脚短于波长的1/20,以防止辐射和保证低阻抗线路安排降噪技术包括用45。而不是90。线迹转向，90。转向会增加电容并导致传输线特性阻抗变化*保持相邻激励线迹之间的间距大于线迹的宽度以使串扰最小*时钟信号环路面积应尽量小*高速线路和时钟信号线要短和直接连接*敏感的线迹不要与传输高电流快速开关转换信号的线迹并行*不要有浮空数字输入，以防止不必要的开关转换和噪声产生*避免在晶振和其它固有噪声电路下面有供电线迹*相应的电源、地、信号和回路线迹要平行以消除噪声*保持时钟线、总线和片使能与输入/输出线和连接器分隔*路线时钟信号正交I/O信号*为使串扰最小，线迹用直角交叉和散置地线*保护关键线迹（用4密耳到8密耳线迹以使电感最小，路线紧靠地板层，板层之间夹层结构，保护夹层的每一边都有地）滤波技术包括：*对电源线和所有进入PCB的信号进行滤波*在IC的每一个点原引脚用高频低电感陶瓷电容（14MHz用0.1UF，超过15MHz用0.01UF）进行去耦*旁路模拟电路的所有电源供电和基准电压引脚*旁路快速开关器件*在器件引线处对电源/地去耦*用多级滤波来衰减多频段电源噪声其它降噪设计技术有：*把晶振安装嵌入到板上并接地*在适当的地方加屏蔽*用串联终端使谐振和传输反射最小，负载和线之间的阻抗失配会导致信号部分反射，反射包括瞬时扰动和过冲，这会产生很大的EMI*安排邻近地线紧靠信号线以便更有效地阻止出现电场*把去耦线驱动器和接收器适当地放置在紧靠实际的I/O接口处，这可降低到PCB其它电路的耦合，并使辐射和敏感度降低*对有干扰的引线进行屏蔽和绞在一起以消除PCB上的相互耦合*在感性负载上用箝位二极管EMC是DSP系统设计所要考虑的重要问题，应采用适当的降噪技术使DSP系统符合EMC要求软第二音篇遭统Po炎we告rP谅CB沾在印饶制电抵路板重设计胖中的像应用渡技术挎作者锋:状中国窜船舶浪工业耽总公研司第衣七0海七研毅究所呼谷娱健悄州开格吵

印峰制电圆路板扔（P离CB跪）是休电子李产品苹中电暴路元鞠件和肺器件烂的支挣撑件苹。它展提供颂电路影元件区和器世件之加间的熟电气复连接醉。随猪着电闲子技肆术的研飞速逢发展吼，P昼CB旋的密钢度越未来越览高。尼PC勾B设右计的乘好坏背对抗路干扰兔能力锄影响岂很大洒。实许践证厘明，须即使参电路镰原理算图设远计正蝇确，脉印制递电路袋板设笼计不悟当，此也会吼对电奋子产冈品的徐可靠夹性产讨生不亭利影壶响。翻例如樱，如绪果印朗制板姨两条向细平樱行线耽靠得绿很近授，则坛会形造成信督号波派形的阵延迟顺，在秀传输昏线的浸终端我形成击反射丑噪声肃。因睛此，笛在设爱计印联制电询路板标的时丢候，怎应注岸意采尖用正书确的嚷方法雀，遵管守P员CB表设计感的一刘般原哲则，略并应迈符合哥抗干侦扰设提计的犬要求替。怎葡脂一、皆P宽CB效设计臂的一涂般原据则摔龄巨要使过电子朱电路盼获得腔最佳跌性能鞠，元疼器件绝的布箱局及繁导线贝的布叉设是扫很重暮要的眯。为氏了设轧计质结量好胸、造保价低锅的P既CB缺，应途遵循青以下件的一芝般性辅原则绕：诸暮灿1.杯布局糠乎疗首先随，要抄考虑吊PC寸B尺余寸大湾小。武PC包B尺浅寸过骡大时翁，印厦制线卧条长费，阻拣抗增恩加，阴抗噪寿声能王力下扭降，终成本劳也增长加；撒过小辫，则殿散热郊不好言，且丘邻近城线条僵易受寄干扰堂。在从确定晓PC变B尺仿寸后痛，再眯确定痛特殊搂元件仇的位搞置。具最后讨，根台据电钱路的蝶功能察单元大，对欲电路灵的全添部元喇器件拉进行明布局铅。驳曾薪在确案定特失殊元尘件的佣位置灵时要康遵守塞以下撞原则胞：但钻蜘（1须）尽绿可能乡缩短蛋高频索元器烘件之秃间的惩连线跟，设允法减败少它杆们的虚分布你参数钢和相钳互间警的电议磁干浩扰。插易受惨干扰扶的元破器件赏不能蛛相互括挨得才太近帖，输熄入和炭输出刃元件妖应尽束量远姑离。绘苏炎（2担）某牵些元你器件申或导档线之闭间可乱能有锣较高翠的电眼位差改，应册加大窝它们织之间前的距珠离，裤以免齿放电正引出蹲意外屈短路占。带方高电撇压的松元器炕件应办尽量现布置呀在调各试时沾手不耕易触桃及的某地方陕。高抢秧（3半）重冻量超样过1抓5g路的元俩器件摔，应袭当用画支架语加以林固定眉，然注后焊滑接。地那些筝又大摸又重混、发立热量咽多的梦元器培件，柱不宜窗装在鸟印制惩板上戏，而坝应装遇在整妄机的篮机箱禁底板矛上，别且应汗考虑军散热鹅问题冻。热舒敏元竹件应狗远离屯发热仗元件庭。休奋攀（4铅）对葱于电斧位器脏、可炊调电修感线杯圈、感可变沈电容皆器、府微动重开关爽等可酒调元妖件的馅布局艰应考刊虑整秒机的塑结构炊要求括。若塞是机收内调哈节，吸应放晓在印傅制板绕上方器便调管节的否地方殊；若疮是机塌外调亲节，总其位敌置要什与调具节旋义钮在润机箱胸面板印上的千位置颈相适慰应。祸进破（5未）应垫留出庙印制滴板定急位孔厘及固尾定支墙架所时占用拴的位摸置。吵宾权根据月电路贞的功鹊能单编元。持对电矿路的闲全部伴元器丈件进模行布控局时科，要照符合桶以下贯原则富：律浙影（1瘦）按族照电道路的扑流程忠安排遮各个器功能翻电路尊单元暖的位轻置，拘使布贫局便造于信俘号流浩通，毅并使福信号匹尽可盛能保贩持一豆致的劝方向维。伞忆供（2纠）以银每个您功能牢电路巩的核汤心元饿件为角中心胳，围虚绕它议来进绸行布罪局。邪元器跃件应疮均匀拉、整趁齐、叹紧凑兽地排碍列在镰PC泥B上竹。尽在量减爱少和愉缩短配各元寿器件垂之间测的引争线和执连接等。边辆到（3防）在杨高频泳下工芒作的胃电路香，要示考虑老元器牛件之涌间的恰分布瞒参数挡。一驾般电社路应欧尽可庆能使米元器杠件平学行排古列。怎这样明，不虑但美绩观，悼而且巩装焊搭容易杠，易喝于批浓量生验产。容稼谋（4玉）位织于电愿路板丹边缘声的元然器件把，离息电路鞠板边帮缘一非般不踢小于矩2m即m。河电路蜘板的非最佳辉形状凯为矩纷形。震长宽词双为裕3:乏2或首4:敏3。愈电路轰板面宴尺寸竞大于赠20阻0×盲15愿0m顿m时寄，应立考虑洽电路云板所葱受的舍机械挑强度流。遮向想

2气.布何线煎川贩布线蒙的原见则如史下：码爸矿（1泼）输辱入输赤出端旅用的跟导线港应尽叶量避维免相读邻平腰行。摊最好滴加线畏间地轰线，规以免便发生蠢反馈徒藕合厉。忙摆码（2距）印枪制板禁导线婆的最叛小宽钢度主捉要由巷导线章与绝荣缘基根板间选的粘格附强晌度和舍流过笑它们抖的电教流值狂决定厦。当胞铜箔起厚度货为0扣.5畜mm活、宽摸度为驼1～钞15街mm遇时，额通过滑2A嚼的电军流，监温度伸不会务高于亭3℃虏。因昼此，负导线咸宽度极为1办.5寺mm锣可满众足要膀求。贴对于括集成雾电路乓，尤勒其是卧数字漠电路旗，通托常选隔0.币02富～0执.3徐mm收导线控宽度益。当秤然，殃只要插允许纷，还闪是尽袜可能姥用宽参线，界尤其缓是电览源线纹和地助线。牲导线热的最萍小间贺距主民要由也最坏咳情况债下的挖线间砍绝缘箱电阻缠和击岸穿电款压决可定。植对于犬集成无电路疑，尤袄其是陆数字敌电路柏，只想要工骨艺允虑许，咸可使贤间距握小于达5～铸8m蒸il谦。咳租召（3射）印岂制导益线拐朴弯处材一般横取圆扭弧形锻，而皱直角喊或夹聋角在共高频嫁电路纤中会秘影响浴电气茂性能传。此脚外，汇尽量黄避免现使用距大面隆积铜虫箔，笛否则顽，长恳时间胁受热顿时，啦易发予生铜腿箔膨雕胀和霞脱落竞现象桑。必低须用虚大面车积铜笼箔时吸，最刘好用寻栅格昆状。贿这样古有利刺于排锈除铜寻箔与柄基板费间粘扁合剂律受热他产生缺的挥赏发性抱气体鱼。瘦糖漏3.石焊盘税焊盘鞭中心订孔要麻比器邀件引袄线直隶径稍嫂大一厨些。啄焊盘狂太大铁易形森成虚锻焊。皇焊盘由外径济D一递般不说小于牺（d研+1泪.2副）m矛m，舱其中影d为浇引线未孔径叛。对氏高密泡度的张数字势电路馒，焊汇盘最梅小直持径可尘取(偷d+微1.衫0)浸mm楼。音客留二、倦P摸CB仪及电皱路抗费干扰扑措施才呢畜印制范电路熄板的凭抗干搏扰设质计与尺具体马电路用有着浅密切街的关怨系，狭这里苦仅就雪PC似B抗泛干扰推设计短的几如项常芽用措宫施做母一些乐说明棍。杀晶想1.锅电源是线设莲计穴衣声根据港印制貌线路贼板电祝流的超大小株，尽崖量加棋粗电薯源线爱宽度值，减拨少环蜓路电衬阻。笨同时煌，使穴电源再线、危地线闯的走校向和胃数据伶传递穿的方颗向一健致，稼这样超有助喂于增巧强抗瓦噪声毒能力窜。纷渗定2.示地线饰设计筒燃采在电税子产刃品设往计中疼，接野地是裂控制随干扰脑的重铅要方恒法。租如能突将接井地和染屏蔽荷正确奇结合谈起来演使用桂，可珠解决乎大部顾分干糟扰问口题。秀电子日产品唇中地争线结垄构大盆致有旁系统添地、笨机壳纤地（扣屏蔽尺地）贼、数找字地蒙（逻级辑地迷）和禁模拟夜地等计。在长地线营设计照中应溜注意蝇以下绵几点盐：内勇梯（1索）正遮确选东择单擦点接肆地与顽多点蹲接地灶香丈在低殊频电酒路中丽，信煎号的珍工作待频率礼小于旱1M器Hz迈，它低的布描线和前器件击间的鞭电感必影响晌较小桃，而栏接地慨电路狱形成医的环店流对橡干扰主影响怠较大给，因甜而应故采用游一点奇接地确的方突式。蜡当信吉号工牙作频喉率大趴于1贴0M受Hz蚊时，田地线角阻抗醋变得烦很大掘，此怎时应座尽量票降低妨地线炒阻抗枕，应右采用内就近僚多点移接地堆。当升工作例频率蜡在1催～1唱0M拘Hz困时，斥如果墙采用乖一点刃接地雀，其勒地线怜长度下不应蜘超过洞波长暗的1持/2橡0，帅否则翼应采显用多咽点接甚地法届。葛只毒（2戚）数摧字地蜜与模腊拟地停分开赤。虽泳榴电路贵板上帝既有把高速巨逻辑效电路价，又薄有线叨性电考路，只应使钞它们联尽量煮分开播，而雾两者恒的地炎线不秃要相填混，直分别黑与电江源端屡地线眨相连巩。低屋频电剃路的臂地应确尽量稀采用保单点矩并联盛接地附，实释际布纯线有看困难咱时可邮部分招串联筛后再财并联特接地息。高盈频电绘路宜串采用赵多点豪串联秤接地浊，地移线应燕短而司粗，坊高频尿元件粪周围移尽量怨用栅舅格状钩大面惠积地丧箔。馆要尽啄量加爪大线枪性电王路的周接地喘面积回。歉燕腔（3括）接五地线钞应尽能量加忙粗。准玻习若接散地线朽用很穿细的纪线条派，则牛接地拦电位扰则随司电流唐的变视化而抢变化岂，致每使电库子产匆品的即定时混信号收电平掠不稳咸，抗累噪声粗性能东降低愿。因叙此应吃将接诱地线狠尽量赛加粗昆，使敲它能穴通过疲三倍斤于印倒制电阔路板小的允雁许电洽流。晚如有缘可能独，接腥地线么的宽腹度应取大于础3m捆m。蠢债窃（4栽）接宪地线悄构成御闭环深路。供技拘设计埋只由切数字玉电路倦组成洒的印组制电永路板咽的地登线系摄统时印，将模接地沈线做搭成闭苍路可动以明炮显地钟提高按抗噪压声能羡力。您其原莫因在逝于：骆印制鼠电路罗板上抄有很扛多集触成电省路元锹件，嗽尤其旧遇有迟耗电端多的劈元件片时，欣因受栏接地元线粗优细的纸限制年，会都在地刘线上练产生敲较大随的电葡位差铲，引扮起抗识噪能存力下郑降，愚若将糊接地止线构窄成环璃路，腹则会百缩小离电位件差值与，提谊高电令子设偶备的副抗噪霜声能煌力。吴眼淹3.役退藕苏电容烈配置诱铃块PC遇B设钉计的斩常规颈做法文之一畏是在轿印制卫板的遇各个蠢关键弊部位雷配置闷适当史的退红藕电怀容。昏退藕谨电容盛的一闯般配炒置原苍则是污：讨恰堪（1营）电腥源输岂入端阴跨接睡10像～1滚00撒uf翻的电用解电居容器匹。如未有可悬能，填接1顺00撞uF辞以上仔的更玻好。乞放浆（2房）原驾则上耍每个春集成狮电路爷芯片暂都应软布置搜一个雄0.母01妄pF按的瓷蚀片电混容，锯如遇广印制妙板空牢隙不响够，愧可每啦4～储8个季芯片灰布置菠一个捉1～刃10染pF跟的钽抬电容锯。照述扇（3熊）对祸于抗溪噪能弄力弱励、关畏断时腐电源权变化缎大的奏器件窗，如神RA节M、熟RO诞M存懂储器搭件，腾应在迎芯片醒的电号源线使和地抗线之松间直做接接油入退余藕电忘容。滔疲险（4专）电攀容引桥线不崖能太际长，澡尤其可是高并频旁随路电稀容不雁能有许引线础。哄沸糖此外灿，还焦应注葛意以潜下两帮点：漠范听（1浴）在引印制锯板中床有接肃触器极、继混电器遭、按什钮等厅元件青时，踪操作丹它们吧时均辰会产深生较廊大火披花放各电，妖必须苗采用不RC库电路投来吸壤收放羡电电俗流。犬一般傍R取捧1～恭2K述，C橡取2衰.2箭～4举7u猜F。链狡裹（2母）C寺MO抢S的输输入菠阻抗泪很高鹅，且棚易受强感应致，因烘此在己使用励时对判不用愁端要借接地紧或接秤正电央源。三、PowerPCB简介

PowerPCB是美国Innoveda公司软件产品。

PowerPCB能够使用户完成高质量的设计，生动地体现了电子设计工业界各方面的内容。其约束驱动的设计方法可以减少产品完成时间。你可以对每一个信号定义安全间距、布线规则以及高速电路的设计规则，并将这些规划层次化的应用到板上、每一层上、每一类网络上、每一个网络上、每一组网络上、每一个管脚对上，以确保布局布线设计的正确性。它包括了丰富多样的功能，包括簇布局工具、动态布线编辑、动态电性能检查、自动尺寸标注和强大的CAM输出能力。它还有集成第三方软件工具的能力，如SPECCTRA布线器。

四、PowerPCB使用技巧

PowerPCB目前已在我所推广使用，它的基本使用技术已有培训教材进行了详细的讲解，而对于我所广大电子应用工程师来说，其问题在于已经熟练掌握了TANGO之类的布线工具之后，如何转到PowerPCB的应用上来。所以，本文就此类应用和培训教材上没有讲到，而我们应用较多的一些技术技巧作了论述。

1.输入的规范问题

对于大多数使用过TANGO的人来说，刚开始使用PowerPCB的时候，可能会觉得PowerPCB的限制太多。因为PowerPCB对原理图输入和原理图到PCB的规则传输上是以保证其正确性为前提的。所以，它的原理图中没有能够将一根电气连线断开的功能，也不能随意将一根电气连线在某个位置停止，它要保证每一根电气连线都要有起始管脚和终止管脚，或是接在软件提供的连接器上，以供不同页面间的信息传输。这是它防止错误发生的一种手段，其实，也是我们应该遵守的一种规范化的原理图输入方式。

在PowerPCB设计中，凡是与原理图网表不一致的改动都要到ECO方式下进行，但它给用户提供了OLE链接，可以将原理图中的修改传到PCB中，也可以将PCB中的修改传回原理图。这样，既防止了由于疏忽引起的错误，又给真正需要进行修改提供了方便。但是，要注意的是，进入ECO方式时要选择“写ECO文件”选项，而只有退出ECO方式，才会进行写ECO文件操作。

2.电源层和地层的选择

PowerPCB中对电源层和地层的设置有两种选择，CAMPlane和Split/Mixed。Split/Mixed主要用于多个电源或地共用一个层的情况，但只有一个电源和地时也可以用。它的主要优点是输出时的图和光绘的一致，便于检查。而CAMPlane用于单个的电源或地，这种方式是负片输出，要注意输出时需加上第25层。第25层包含了地电信息，主要指电层的焊盘要比正常的焊盘大20mil左右的安全距离，保证金属化过孔之后，不会有信号与地电相连。这就需要每个焊盘都包含有第25层的信息。而我们自己建库时往往会忽略这个问题，造成使用Split/Mixed选项。

3.推挤还是不推挤

PowerPCB提供了一个很好用的功能就是自动推挤。当我们手动布线时，印制板在我们的完全控制之下，打开自动推挤的功能，会感到非常的方便。但是如果在你完成了预布线之后，要自动布线时，最好将预布好的线固定住，否则自动布线时，软件会认为此线段可移动，而将你的工作完全推翻，造成不必要的损失。

4.定位孔的添加

我们的印制板往往需要加一些安装定位孔，但是对于PowerPCB来说，这就属于与原理图不一样的器件摆放，需要在ECO方式下进行。但如果在最后的检查中，软件因此而给出我们许多的错误，就不大方便了。这种情况可以将定位孔器件设为非ECO注册的即可。

在编辑器件窗口下，选中“编辑电气特性”按钮，在该窗口中，选中“普通”项，不选中“ECO注册”项。这样在检查时，PowerPCB不会认为这个器件是需要与网表比较的，不会出现不该有的错误。

5.添加新的电源封装

由于我们的国际与美国软件公司的标准不太一致，所以我们尽量配备了国际库供大家使用。但是电源和地的新符号，必须在软件自带的库中添加，否则它不会认为你建的符号是电源。

所以当我们要建一个符合国标的电源符号时，需要先打开现有的电源符号组，选择“编辑电气连接”按钮，点按“添加”按钮，输入你新建的符号的名字等信息。然后，再选中“编辑门封装”按钮，选中你刚刚建立的符号名，绘制出你需要的形状，退出绘图状态，保存。这个新的符号就可以在原理图中调出了。

6.空脚的设置

我们用的器件中，有的管脚本身就是空脚，标志为NC。当我们建库的时候，就要注意，否则标志为NC的管脚会连在一起。这是由于你在建库时将NC管脚建在了“SINGAL_PINS”中，而PowerPCB认为“SINGAL_PINS”中的管脚是隐含的缺省管脚，是有用的管脚，如VCC和GND。所以，如果的NC管脚，必须将它们从“SINGAL_PINS”中删除掉，或者说，你根本无需理睬它，不用作任何特殊的定义。

7.三极管的管脚对照

三极管的封装变化很多，当自己建三极管的库时，我们往往会发现原理图的网表传到PCB中后，与自己希望的连接不一致。这个问题主要还是出在建库上。

由于三极管的管脚往往用E，B，C来标志，所以在创建自己的三极管库时，要在“编辑电气连接”窗口中选中“包括文字数字管脚”复选框，这时，“文字数字管脚”标签被点亮，进入该标签，将三极管的相应管脚改为字母。这样，与PCB封装对应连线时会感到比较便于识别。

8.表面贴器件的预处理阿其假现在平，由闯于小雕型化笑的需侮求，孩表面近贴器研件得藏到越艘来越邻多的埋应用患。在屈布图旗过程谅中，出表面丢贴器系件的沟处理轨很重刺要，滴尤其蹈是在组布多帽层板吉的时较候。勇因为粪，表原面贴阔器件蓬只在牲一层仇上有惠电气言连接遣，不币象双仿列直舱插器喷件在陕板子主上的否放置朴是通脾孔，什所以面，当廉别的衰层需伴要与厌表面宅器件批相连台时就懂要从乱表面种贴器宫件的移管脚遥上拉兵出一泼条短打线，胆打孔辅，再活与其砍它器闸件连统接，淡这就诚是所泊谓的贵扇入虏（F查AN叠-I吴N）锻，扇奇出（游FA罚N-筋OU呈T）涌操作析。绘五逃如果江需要寒的话舰，我树们应盐该首兰先对因表面辞贴器川件进咽行扇方入，兆扇出跳操作蔬，然累后再跟进行裳布线战，这惧是因来为如射果我乔们只甩是在丝自动士布线沙的设镰置文泄件中初选择龙了要辫作扇谋入，堂扇出卧操作肯，软角件会徐在布枕线的路过程芹中进破行这甲项操刊作，杰这时仅，拉垄出的托线就虹会曲坑曲折津折，馆而且垃比较青长。象所以隔，我浓们可奴以在串布局跑完成挥后，苦先进盖入自艘动布厉线器储，在句设置弯文件魔中只姓选择疑扇入学，扇浩出操掌作，击不选糊择其览它布菠线选进项，知这样蜓从表廊面贴拥器件虫拉出伯来的团线比锋较短缘，也扮比较丧整齐葱。买长覆9.剥将板穷图加绒入A费UT弹OC神AD泳吊塘有时喝我们知需要践将印蛾制板在图加似入到趟结构江图中规，这表时可没以通雅过转式换工射具将即PC弯B文羡件转购换成食AU容TO搬CA芦D能译够识批别的洪格式算。在杆PC蔽B绘涨图框久中，养选中润“文破件”填菜单撒中的指“输欺出”默菜单旨项，明在弹错出的迅文件川输出泉窗口帐中将阀保存桌类型差设为显DX麦F文趋件，术再保巧存。率你就唱可以淡AU税TO都CA鼓D中妨打开阀个这蛮图了金。拦集室当然玩，P笼AD团S中搁有自衔动标桌注功帮能，捉可以券对画泰好的镜印制永板进厦行尺肤寸标村注，密自动断显示毛出板析框或雨定位阵孔的群位置栽。要仔注意扮的是促，标捆注结氧果在膀Dr忘il颈l-擦Dr乘aw片in缝g层羡要想亩在其抄它的围输出汇图上怖加上住标注阅，需床要在愉输出车时，右特别妹加上蔑这一茫层才记行。贞纵驾10真.护Po扁we弦rP繁CB潜与V辅ie缓wD湾ra凶w的谢接口答迈蒙用V筐ie吸wD弄ra瑞w的次原理益图，煮可以敬产生芝Po皮we哀rP巡CB轻的表卵，而柿Po款we抬rP唤CB蛙读入惨网表溜后，停一样衡可以峡进行正自动孟布线惕等功米能，化而且裁，P备ow味er丽PC举B中辆有链凭接工扮具，封可以混与V司IE决WD咳RA熊W的阀原理碧图动忆态链变接、茧修改日，保路持电储气连豆接的爷一致依性。郑蚀阀但是孟，由忧于软锹件修随改升醋级的住版本可的差座别，陕有时伶两个蒙软件彩对器种件名剖称的吃定义割不一慰致，朽会造际成网更表传皇输错璃误。国要避非免这胜种错死误的阻发生谢，最友好专棒门建顺一个郑存放妹Vi雷ew蓄Dr核aw桥与P甲ow纱er惑PC刘B对云应器街件的沸库，淹当然靠这只朵是针妄对于宰一部近分不橡匹配盟的器喉件来察说的狗。可汪以用跨Po脉we惰rP低CB勿中的吩拷贝宵功能围，很屑方便罢地将掠已存扇在的脾Po剩we宁rP颗CB土中的穴其它冲库里解的元异件封材装拷墓贝到垄这个放库中旺，存乎成与黄VI不EW爷DR小AW加中相活对应授的名底字。著工纹11腿.生味成光榜绘文己件旁恩妨以前盐，我济们做屠印制瞎板时磨都是反将印短制板斗图拷稳在软慰盘上角，直防接给寒制版捐厂。察这种峰做法挨保密伶性差责，而进且很覆烦琐两，需咐要给顽制版以厂另滔写很乏详细聚的说杠明文储件。后现在很，我丑们用污Po颠we初rP爽CB妥直接没生产贱光绘址文件宁给厂喜家就爪可以躺了。悼从光滩绘文固件的销名字样上就盗可以充看出因这是宴第几秒层的客走线道，是标丝印块还是希阻焊剃，十无分方延便，梳又安义全。两增添转光膏绘文婆件步论骤：玩挡砌A．雾在P炭ow落er军PC无B的灶CA杀M输壶出窗熔口的狐DE饼VI衣CE断S口ET膊UP群中将仍AP腥ER框TU猛RE蕉改为只99翅9。昼束瞧B．日转走术线层歉时，添将文衡档类呜型选呢为R愈OU谁TI隶NG甚，然盟后在妻LA锁YE籍R中虽选择让板框惭和你足需要听放在志这一壁层上筛的东零西。看不注众意的泰是，赔转走贤线时津要将障LI芦NE击,T秆EX们T去后掉（尺除非爪你要至在线骑路上参做铜德字）糟。淋握测C．以转阻吃焊时洽，将际文档倦类型俩选为葱SO尾LD国_M扬AS医K，攀在顶逼层阻丝焊中广要将雅过孔塌选中悟。后扭泪D．沾转丝瞒印时洞，将椅文档象类型吨选为厅SI昼LK恭S必CR匀EE槐N，状其余沟参照挨步骤较B和麦C。导右茫E．眨转钻散孔数介据时爽，将窜文档援类型胀选为硬NC辨D客RI外LL暑，直症接转剩换。斩彩臣注意狮，转堡光绘振文件村时要搂先预在览一伞下，精预览滑中的绒图形叙就是喝你要揪的光废绘输逮出的稻图形蒸，所扮以要谜看仔捧细，宰以防良出错袄。傲何拘有了圈对印床制板蹈设计副的经溉验，赏如P爬ow钓er峰PC橡B的瓦强大玩功能萌，画浇复杂悉印制岩板已而不是拔令人欢烦心乏的事陆情了秃。值的得高棒兴的柜是，益我们师现在宁已经便有了圣将T堤AN哭GO神的P砌CB读转换意成P君ow懂er跟PC蛇B的嫂工具平，熟涂悉T在AN剪GO阵的广赖大科慈技人棉员可优以更注加方武便的视加入链到P厦ow迫er各PC弟B绘祥图的梨行列鬼中来芬，更城加方但便快兄捷地斯绘制独出满怒意的参印制狭板第三篇PCB互连设计过程中最大程度降低RF效应的基本方法电路板系统的互连包括：芯片到电路板、PCB板内互连以及PCB与外部器件之间的三类互连。在RF设计中，互连点处的电磁特性是工程设计面临的主要问题之一，本文介绍上述三类互连设计的各种技巧，内容涉及器件安装方法、布线的隔离以及减少引线电感的措施等等。目前有迹象表明，印刷电路板设计的频率越来越高。随着数据速率的不断增长，数据传送所要求的带宽也促使信号频率上限达到1GHz，甚至更高。这种高频信号技术虽然远远超出毫米波技术范围(30GHz)，但的确也涉及RF和低端微波技术。RF工程设计方法必须能够处理在较高频段处通常会产生的较强电磁场效应。这些电磁场能在相邻信号线或PCB线上感生信号，导致令人讨厌的串扰(干扰及总噪声)，并且会损害系统性能。回损主要是由阻抗失配造成，对信号产生的影响如加性噪声和干扰产生的影响一样。高回损有两种负面效应：1.信号反射回信号源会增加系统噪声，使接收机更加难以将噪声和信号区分开来；2.任何反射信号基本上都会使信号质量降低，因为输入信号的形状出现了变化。尽管由于数字系统只处理1和0信号并具有非常好的容错性，但是高速脉冲上升时产生的谐波会导致频率越高信号越弱。尽管前向纠错技术可以消除一些负面效应，但是系统的部分带宽用于传输冗余数据，从而导致系统性能的降低。一个较好的解决方案是让RF效应有助于而非有损于信号的完整性。建议数字系统最高频率处(通常是较差数据点)的回损总值为-25dB，相当于VSWR为1.1。PCB设计的目标是更小、更快和成本更低。对于RFPCB而言，高速信号有时会限制PCB设计的小型化。目前，解决串扰问题的主要方法是进行接地层管理，在布线之间进行间隔和降低引线电感(studcapacitance)。降低回损的主要方法是进行阻抗匹配。此方法包括对绝缘材料的有效管理以及对有源信号线和地线进行隔离，尤其在状态发生跳变的信号线和地之间更要进行间隔。由于互连点是电路链上最为薄弱的环节，在RF设计中，互连点处的电磁性质是工程设计面临的主要问题，要考察每个互连点并解决存在的问题。电路板系统的互连包括芯片到电路板、PCB板内互连以及PCB与外部装置之间信号输入/输出等三类互连。一、芯片到PCB板间的互连PentiumIV以及包含大量输入/输出互连点的高速芯片已经面世。就芯片本身而言，其性能可靠，并且处理速率已经能够达到1GHz。在最近GHz互连研讨会(az.ww)上，最令人激动之处在于：处理I/O数量和频率不断增长问题的方法已经广为人知。芯片与PCB互连的最主要问题是互连密度太高会导致PCB材料的基本结构成为限制互连密度增长的因素。会议上提出了一个创新的解决方案，即采用芯片内部的本地无线发射器将数据传送到邻近的电路板上。无论此方案是否有效，与会人员都非常清楚：就