多芯片封装技术及其应用

多芯片封装技术及其应用1引言数十年来，集成电路封装技术一直追随芯片的发展而进展，封装密度不断提高，从单芯片封装向多芯片封装拓展，市场化对接芯片与应用需求，兼容芯片的数量集成和功能集成，为封装领域提供出又一种不同的创新方法。器件的典型划分方式包括数字基带处理器、模拟基带、存储器、射频和电源芯片。掉电数据不丢失的非易失性闪存以其电擦除、微功耗、大容量、小体积的优势，在存储器中获得广泛应用。每种都强调拥有不同于其他型号的功能，这就使它需要某种特定的存储器。日趋流行的多功能高端需要更大容量、更多类型高速存储器子系统的支撑。封装集成有静态随机存取存储器（SRAM）和闪存的MCP，就是为适应2.5G、3G高端存储器的低功耗、高密度容量应用要求而率先发展起来的，也是闪存实现各种创新的积木块。国际市场上，存储器MCP的出货量增加一倍多，厂商的收益几乎增长三倍，一些大供应商在无线存储市场出货的90％是MCP，封装技术与芯片工艺整合并进。2MCP内涵概念在今年的电子类专业科技文献中，MCP被经常提及，关于MCP技术的内涵概念不断丰富，表述出其主要特征，当前给定的MCP的概念为：MCP是在一个塑料封装外壳内，垂直堆叠大小不同的各类存储器或非存储器芯片，是一种一级单封装的混合技术，用此方法节约小巧印刷电路板PCB空间。MCP所用芯片的复杂性相对较低，无需高气密性和经受严格的机械冲击试验要求，当在有限的PCB面积内采用高密度封装时，MCP成为首选，经过近年来的技术变迁，达到更高的封装密度。目前，MCP一般内置3～9层垂直堆叠的存储器，一块MCP器件可以包括用于存储器的与非NOR，或非NAND结构的闪存以及其他结构的SRAM芯片层，如果没有高效率空间比的MCP，在高端中实现多功能化几乎是不可能的。MCP不断使新的封装设计能够成功运用于使实际生产中。各芯片通过堆叠封装集成在一起，可实现较高的性能密度、更好的集成度、更低的功耗、更大的灵活性、更小的成本，目前以存储器芯片封装的批量生产为主，开发在数码相机和PDA以及某些笔记本电脑产品中的应用。在封装了多种不同的、用于不同目的芯片的MCP基础上，一种更高封装密度的系统封装SiP成为MCP的下一个目标。反过来讲，SiP实际上就是一系统级的MCP，封装效率极大提高。SiP将微处理器或数字信号处理器与各种存储器堆叠封装，可作为微系统独立运行。将整个系统做在一个封装中的能力为行业确立了一个新标准："2M/2m"。设计者需要把最好性能和最大容量存储器以最低功耗与最小封装一体化，用于中。换句话说：将两大写的M（MIPS和MB）最大化，把两个小写的m（mW和mm）最小化。无线存储器向单一封装发展，任何可以提高器件性能、降低封装成本的新技术都是双赢，现在市场潮流MCP产品是将来自不同厂家的多种存储芯片封装在一起，技术上优势互补，封装产品具有很高的空间利用率，且有利于提高整机的微型化和可靠性，改善电气性能。从发展趋势看，MCP并非全新概念，与超薄叠层芯片尺寸封装有很多相同之处，但其显著特征是所封装的芯片类型增加，密度更高，以获得最大灵活性和伸缩性。MCP是SiP架构中的StackedIC，而非Packagestachking或SuperICstack丰富SiP所涵盖的具体芯片的细化，技术融合难免有概念炒作之嫌。就像倒装芯片封装，游离在众多的BGA、CSP、WLP、柔性板上倒装FCoF、封装倒装片FCIP等类型产品中，它们之间相辅相成，彼此间既独立又有关联，共同构成新一代电子封装技术。3MCP关键技术半导体圆片后段制程技术加速发展，容许在适当的结构中，将某些、某类芯片整合在单一的一级封装内，结构上分为金字塔式和悬梁式堆叠两种，前者特点是从底层向上芯片尺寸越来越小，后者为叠层的芯片尺寸一样大。MCP日趋定制化，能给顾客提供独特的应用解决方案，比单芯片封装具有更高的效率，其重要性与日剧增，所涉及的关键工艺包括如何确保产品合格率，减薄芯片厚度，若是相同芯片的层叠组装和密集焊线等技术。3.1确好芯片KGDKGD是封装之前经制造商老化、测试等早期失效淘汰验证的电性能合格的芯片。这种良品芯片的筛选技术方案趋向多样化。MCP的商业模式首先基于KGD，以保证在MCP整合之前每个芯片都有特定的质量和可靠性水平，能够产生MCP高良品率，确保最终品质，同时允许在一个独立封装单元里使用从不同厂商那里获得的最合适的芯片。产业界开发各种各样的性能测试/老化夹具的方法，降低KGD成本花费。例如，整个圆片接触系统、牺牲金属层法、柔性探针接触法、单芯片插槽法、凸点夹具法、激光修复等先进技术，MCP具体分析每种方法的测试标准、预定质量、可靠性等级，在确定KGD成本的基础上，节省测试时间甚至完全不需要老化测试，避免一个内置芯片的缺陷导致整个MCP损失的潜在风险，评估KGD的先决条件是必须精确定义所需的可靠性等级。3.2圆片背面减薄技术MCP可内置叠层的芯片数量在迅速增加，内含四个、五个、甚至八个芯片，产品化在1mm封装高度下内置五个芯片，在1.4mm封装高度下，开发出内置9个芯片叠层的产品，计划2005年可内置的芯片数为10个，2006年为11个。每块MCP器件内置芯片数量越多，其封装高度也随之增加，为解决这一矛盾，研发MCP过程中，必须将电路层制作完后的圆片背面减薄瘦身，再划片为单个芯片，MCP化。目前的减薄方法主要有超精密磨削、化学机械抛光、电化学腐蚀、湿法腐蚀、常压等离子腐蚀、干式抛光等技术，提高圆片背面减薄加工效率，减小其表面和亚表面损伤，减缓或避免圆片翘曲变形，机械研磨减薄一般在150μm左右，等离子刻蚀方法可达100μm。高1.4mm封装内，5～6层叠片的MCP一般要求芯片减薄到85μm左右，如果是9片叠层的话，芯片厚度为70μm，小于50μm的减薄技术已在研发中。今后，圆片背面减薄趋向20～30μm的极限厚度，圆片越薄，其柔韧性越好，受外力冲击引起的应力也越小。3.3再分布隐埋层RDL技术再分布隐埋层RDL技术可重新安排压焊点到芯片让任何合理的位置，这一技术包括单层铝、单层或多层铜的金属镀层选择以及多层薄膜RDL，多层薄膜RDL允许四层设计和重新分配。采用RDL技术，芯片中心的压焊点可被重新分配到芯片的周边、两侧或任何一侧。通过这种变化，设计师可更加灵活地考虑封装方面的芯片放置，比如，芯片可分别以垂直层叠、交错层叠，并排层叠的方式排列。3.4隔片技术生产厂商追求的终极MCP就是在既定的安装高度与内置芯片数量前提下，可任意组合叠层的芯片。为实现此目标，采用无功能的超薄柔性隔片（Dummychip），确保芯片间空隙，满足芯片布线要求。9片叠层MCP中，3层是隔片，其他的6层才有功能。目前，MCP可做到基带处理芯片和闪存、SRAM叠层，开发在树脂层中埋入金属引线工艺，替代隔片，缩小近一半间隔距离，设立如何解决大规模逻辑芯片和其他存储芯片MCP化课题。棚3.政5往低弧面度引舒线键像合换当芯耕片减西薄厚坑度小出于1盆00今μm刮左右葡时，锅要求戒引线佳键合垂弧度值高必零须小编于这单一数盐字，高采用哨25兽μm沟金丝承的正垦常键踪合弧翅高为企12亭5μ丸m，属使用贯反向舒引线肺键合苹优化肾工艺千后，诸可以们达到帖75亩μm店以下个的弧掠高。之与此捧同时类，反箭向引川线键昨合技惠术要济增加熔一个趣打弯锡工艺溪，保膜证不捏同键喷合层纺的间哑隙。蝴3.握6萌键合鬼引线扩无摇复动技载术贿键合富引经承密度抹增高洞、长拐度延酬伸、财形状立更复舍杂时折，会旧增加喉短路瓣的可葛能性墙。采东用低崇粘度世的模狡塑料让和降杂低模崇塑料蒙的转诚移速盗度有虾助于窄减小省键合竞引线巧的摆颂动，秧防止尸引线躺短路鹿，现邪已研筒发出职键合辈引线剖无摆敞动（坐no废sw翅ee协p）栽模塑使技术慨。班此外鉴，M帮CP包的其欢他工伍艺基遇本上折与很觉多先掏进封泥装技染术相拒兼容潜，延踪用其芳设备望及材赞料，得进行再新的掠设计甩、贴培片、够组装甜、测湖试，痰尽快冰进入钢批量西生产舰，及盟早投独放市品场。骡4四MC迅P产于品架拿构忧高端仔嘱存储聪器的眨配置滩几乎因与现堡在台棍式电克脑的健内存都一样墨，而传且类笋型更阶加丰爸富，剥债芯片拾成本艰中闪菜存约演占2妖3％尚，已待超过仇基带凤处理诉器，固到2依00慌7年扯闪存鼠容量右将从出今天店的7为50批Mb踪增大苗到5闭Gb忆以上株，表续1和祝表2纵分别极示出扣目前吐其应穿用概罢况与矮特性败比较挑。S帖RA红M以尚及或寸非N接OR蓄、与蚂非N露AN慨D闪筛存共受同支吉撑起肝高端昏族存储卖子系舞统、饮，S俗RA智M及暗其改斗进型尖PS悦RA畅M（安伪静粱态R洒AM识）、阴LP安－S坑DR枝AM乒（低厘功耗缎SD族RA凝M）卸、C相el至lu心la永r脚RA详M、慎CO皇MO夺RA浩M、挠Ut剪RA量M等汉作高聋速工蚊作数猴据缓文存，白NO壁R闪争存多拔用于俯认操作鞋系统宣直接赔执行云程序揪代码送XI兔P的棵存储被，N术AN罢D闪胖存用胃作大罩容量导数据惕存储或，存图储器抗容量网随手贤机功吃能的馆增加艺而扩忠大，鼻而手辫机P连CB帝上分料配给绕存储书器的烛容积活极其糠有限蜻。为肌追求助大容碎量，昌小体链积、暑微功微耗、前低成过本，巴封装炮多种筒类型穷存储秧芯片胸的M鹿CP径适应肚这一夏需求漏而流厚行，赠采用坐SR症AM键和闪孙存分耻离架贺构的紧封装康产品盏被放口弃，梢各生钥产厂凯家展懂开激市烈的晃竞争居。横一般增而言隔，M哄CP饥外形喜尺寸烈与单嗓芯片稿封装景几乎议相同确，图斯1示勾出手似机存乖储器铅的M号CP普架构独框图胳，其侦类型柴大多骑数是状根据鲜特定骆合同伯委托打制造建商O格EM行的需金求定年制的膛。一祝些芯非片厂阴商并赵不生起产其证顾客睬所需卷的所隔有类轰型的炉存储牙芯片邪，却誉积极思与其哲他厂曲家合贡作，效按O鼻EM模需求竿，提阵供很剧多类突型的事MC鼠P产惯品，罗表3羞示出标市场设调查锁公司军iS世up絮pl并i的芳市场从预测回情况怠。乒OR劫NA廊ND止架构亿由市划场份游额领丙先的蚕Sp接an会si源on咽公司惹提出吸，针晓对3斑G手妙机，腿将N此OR含的质回量，刺快速闯随机稼读取蛮速度辞与N抱AN豆D的条大容浊量和涌成本留优势辫巧妙音结合臭，容闯量在闪3～格8G乞b之较间，刷计划跪20屈05牙年推搞出1极.8做V、凉51杆2M泽b的筐产品凯，以对及提蒜供采继用1嫂.2歌5G夸b闪顾存的吃多配组置M竿CP挺样品尼，2阴00谜7年犁提供复一个裂全面道的、冲容量幼高达秀8G私b的耳OR善NA字ND饥架构册产品肃系系比列，逮并会馆根据第顾客部要求摇，采肥用M匙CP卫技术泽，将义SR库AM常、P佛SR摄AM既与闪悬存封称装在西一起震供货流。S悼pa剂ns箭io机n在标全球坟现有律4家绘封装梅测试作工厂敲，其怜中投词资数治亿美间元，介建于吗苏州鸽的工苦厂是蛇该公和司规旷模最池大、赏技术妖最先捐进的胃封装骑测试控厂，养公司巷的M切CP狱设计偶中心挑就设长立在联苏州碍工厂牧。O污ne册N石AN低D在晒NA锈ND桥基础言上融断入N称OR丽特性克，集末成有伪缓存耍和逻侧辑接那口，珍可提望供高瓣达1腊08河MB蚊/s桨的数踩据传墓输速着度，蠢三星都电子丢率先煤采用辛90爬nm殖工艺科开发各出1渠Gb垮容量息On浇e局NA底ND锯帜闪存者，并哗研发纲成功援8芯独片M良CP党技术熔，在引最小旷化整乒体芯堵片厚免度的集同时辆，减护少堆或栈芯简片之陶间空徐隙，衡在1柔.4崇mm侦封装歉高度镜内容谁量达赏3.侄2G晶b。坚英特辩尔对叹MC暖P最荒身体悔力行电，将旦NO愁R闪男存、董lp照－S割DR仪AM仿与微线处理回器堆泽叠封杏装在躁一起择，相宫比单的芯片额封装医的体搅积缩至小7忽2％魂，在庙上海室、成迫都各筐建有慈封装析测试拐工厂尼。意录法半克导体竭ST抛公司谁可同姑时提丹供多顾种存抄储芯英片，摸开发堪新的厦MC供P技违术，伞在相汗同厚营度的热封装尾中，收叠装初更多掉的芯烈片，局面向婆驴市场译，推例出基仙于N朵AN凳D和膜NO扮R的施MC健P存炊储器闯系统夫，大式页面绢（同全步接洞口）柄NA痕ND萍使M党CP略容量割大增悼，可粱由2甘56冷Mb员、5抬12缩Mb摄或1构Gb单的N萌AN神D与脱25骑6M梁b或雁51根2M柳b的肿LP叶－S氏DR愿AM禾组成维MC摊P，既与现类代半步导体洽在国裹内建晨合资挂企业墓，投支资封而装测愧试技稻术。剃瑞萨朋的高唉端产哭品以剥NO抵R闪免存为棉基础默的M芹CP营，用搂NO鞭R＋袜LP底－S午DR盏AM感类型辞，迎粒合市友场需剩求。准NO腐R闪误存厂阀商推宴崇N陷OR星与S施RA暴M或药PS音RA朝M相岗结合携的M刷CP烤，N蔽AN赔D闪羡存厂紫家则祥提倡污NA栏ND厦与L引P－套SD欣RA摔M或金移动糕DR配AM咐相结粒合的森MC吴P，犬两大吹阵营格中的亚16主家主热要供部应商性现已先推出绘独具勿优势体的产揉品。袜SR眨AM懂市场战，排税名最再前位戚的赛拼普拉瞒斯半切导体傅公司阻可提霜供除骨闪存弃外的讲所有狸类别闸SR蜻AM像，在辽国内遵有封别装测巩试合男作伙秩伴，脆90疤％以兄上的颈低功圆耗S吧RA萌M都播是向趣英特病尔、红ST将等闪宰存厂箱家提鼠供芯笨片M年CP啊。P半SR痕AM俗是在牧SR假AM桐基础耕上发许展起今来的乡，面僚对其秤技术尼潜在旨的巨擦大商映机，他现已核形成华欧美让、日座本、酸韩国毛三大贴阵营鼓竞争寸态势握，赛尽普拉破斯、潜英飞缠凌、长美光荷