微型计算机原理及其应用存储器及其接口

微型计算机原理及其应用存储器及其接口1第一页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口概述只读存储器ROM随机存储器RAM存储器芯片的扩展及与系统总线的连接2第二页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述存储器是计算机(包括微机)硬件系统的重要组成部分;有了存储器，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来;才能使计算机系统脱离人的干预，而自动完成信息处理的功能。3第三页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述4第四页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述存储器的分类按存储介质分类——磁芯存储器、半导体存储器、光电存储器和其它磁表面存储器以及光盘存储器等。按存取方式分类——随机存储器(内存和硬盘)、顺序存储器(磁带)。按存储器的读写功能分类——只读存储器(ROM)、随机存储器(RAM)。按信息的可保存性分类——非永久记忆的存储器、永久性记忆的存储器。按在计算机系统中的作用分类——主存储器、辅助存储器、缓冲存储器、控制存储器等。5第五页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述存储器的性能指标存储器系统的主要性能指标是容量、速度和可靠性。存储容量：是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强；存取速度：直接决定了整个微机系统的运行速度，因此也是存储器系统的重要的性能指标；存储器可靠性：也是存储器系统的重要性能指标。通常用平均故障间隔时间来衡量。6第六页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述存储器的性能指标

为了在存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采用三级存储器结构，即高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近廉价慢速的辅存平均价格。7第七页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述微机系统存储体结构8第八页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述存储器的分类9第九页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述半导体存储器

什么叫半导体？

导电性能介于导体与绝缘体之间的材料，叫做半导体．

例如：锗、硅、砷化镓等．

半导体在科学技术，工农业生产和生活中有着广泛的应用．（例如：电视、收音机、电子计算机等）10第十页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述半导体存储器

半导体的一些电学特性：

①压敏性：有的半导体在受到压力后电阻发生较大的变化．

用途：制成压敏元件，接入电路，测出电流变化，以确定压力的变化．

②热敏性：有的半导体在受热后电阻随温度升高而迅速减小．

用途：制成热敏电阻，用来测量很小范围内的温度变化．11第十一页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——概述半导体存储器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlashROM12第十二页，共六十九页，编辑于2023年，星期二第五章存储器及其接口——只读存储器ROM只读存储器(ReadOnlyMemory,ROM)：内容只可读出不可写入，最大优点是所存信息可长期保存，断电时，ROM中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。13第十三页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口——只读存储器ROM掩膜ROM如图是一个简单的4×4位的MOSROM存储阵列，两位地址输入，经译码后，输出四条字选择线，每条字选择线选中一个字，而位线的输出为该字的一位。此时，若有管子与其相连则相应的MOS管就导通，输出低电平，表示逻辑“0”；否则输出高电平，表示逻辑“1”。(0110、0101、1010、0000)14第十四页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口——只读存储器ROM可编程的ROM(Programmable-ROM，PROM)

掩模ROM在生产完成之后，其所保存的信息就无法修改。这给使用者带来了不便，为此设计制造了一种可由用户写入信息的ROM器件即可编程的ROM（PROM）。如二极管破坏型PROM存储器，在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结，字线与位线之间不导通，此时，意味着该存储器中所有的存储内容均为“1”。如果用户需要写入程序，则要通过专门的PROM写入电路，产生足够大的电流把要写入“1”的那个存储位上的二极管击穿，造成这个PN结短路，只剩下顺向的二极管跨连字线和位线，这时，此位就意味着写入了“1”。15第十五页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口——只读存储器ROM可编程的ROM(Programmable-ROM，PROM)除此之外，还有一种熔丝式PROM，用户编程时靠专用写入电路产生脉冲电流，来烧断指定的熔丝，以达到写入“1”的目的。这个写入的过程称之为固化程序。由于击穿的二极管不能再正常工作，烧断后的熔丝不能再接上，所以这种ROM器件只能固化一次程序，数据写入后，就不能再改变了。16第十六页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口——只读存储器ROM可擦除可编程ROM(ErasableProgrammableROM,EPROM)EPROM芯片有一个明显的特征即在其正面的陶瓷封装上，开有一个玻璃窗口，透过该窗口，可以看到其内部的集成电路，紫外线透过该孔照射内部芯片就可以擦除其内的数据，完成擦除的操作要用到EPROM擦除器。一般擦除信息需用紫外线照射l5~20分钟。17第十七页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口——只读存储器ROM18第十八页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口——只读存储器ROM电可擦除可编程ROM(ElectronicErasibleProgrammableROM,EEPROM)

EEPROM内资料的写入要用专用的编程器，并且必须要加一定的编程电压(12—24V，随不同的芯片型号而定)。EEPROM在写入数据时，仍要利用一定的编程电压，此时，只需用厂商提供的专用刷新程序就可以轻而易举地改写内容，所以，它属于双电压芯片。19第十九页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口——只读存储器ROM借助EPROM芯片的双电压特性，可以使BIOS具有良好的防毒功能，在升级时，把跳线开关打至“ON”的位置，即给芯片加上编程电压就可进行升级；平时使用时，则把跳线开关打至“OFF”的位置，防止病毒对BIOS芯片的非法修改。20第二十页，共六十九页，编辑于2023年，星期二第五章：存储器及其接口——只读存储器ROM快擦型存储器(FlashMemory)是一种不用电池供电、高速耐用的非易失性半导体存储器。具有功耗低、体积小、重量轻的特点，广泛应用于便携机存储器市场。快擦型存储器具有EEPROM的特点，可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器有5V或12V两种供电方式。快擦型存储器的编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。21第二十一页，共六十九页，编辑于2023年，星期二存储器及其接口——只读存储器ROM快擦型存储器(FlashMemory)快擦型存储器可替代EEPROM，在某些应用场合还可取代SRAM；尤其是对于需要配备电池后援的SRAM系统，使用快擦型存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求，同时，可替代便携机中的ROM，以便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。22第二十二页，共六十九页，编辑于2023年，星期二存储器及其接口——随机存储器RAM随机存储器(RandomAccessMemory,RAM)：在微机系统的工作过程中，可以随机地对其中的各个存储单元进行读／写操作。既能读又能写。按照其结构和工作原理分为静态RAM和动态RAM。23第二十三页，共六十九页，编辑于2023年，星期二存储器及其接口——随机存储器RAM静态随机存储器(StaticRAM,SRAM)SRAM其存储电路是以双稳态触发器为基础，只要不掉电，信息永不会丢失，不需要刷新电路。SRAM的主要性能是：存取速度快、功耗较大、容量较小。它一般适用于构成高速缓冲存储器（Cache）。24第二十四页，共六十九页，编辑于2023年，星期二存储器及其接口——随机存储器RAM动态随机存储器(DynamicRAM,DRAM)DRAM是依靠电容来存储信息，电路简单集成度高，但电容漏电，信息会丢失，故需要专用电路定期进行刷新。DRAM的主要性能是：容量大、功耗较小、速度较慢。它被广泛地用作内存贮器的芯片。25第二十五页，共六十九页，编辑于2023年，星期二存储器及其接口——随机存储器RAM26第二十六页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器的系统结构一般情况下，一个存储器系统由以下几部分组成。基本存储单元：一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。存储体：一个基本存储单元只能保存一位二进制信息，若要存放M×N个二进制信息，就需要用M×N个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。27第二十七页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接地址译码器：存储器系统是由许多存储单元构成，每个单元一般存放8位二进制信息。为了加以区分，必须首先给这些存储单元分配不同的地址。地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读/写操作。通常有两种译码方式分别称为单译码与双译码。

单译码：单译码方式又称字结构，适用于小容量存储器。

双译码：将地址译码器分成两部分，即行译码器和列译码器，分别输出行地址选择信号和列地址选择信号，两者的交叉处即为所选中的单元。28第二十八页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器的系统结构4.片选与读/写控制电路：片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读/写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读/写控制电路则用来控制对芯片的读/写操作。I/O电路：I/O电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，还可包含对I/O信号的驱动及放大处理功能。29第二十九页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器的系统结构6.集电极开路或三态输出缓冲器：为了扩充存储器系统的容量，常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态输出缓冲器。其它外围电路：对不同类型的存储器系统，有时，还专门需要一些特殊的外围电路，如动态RAM中的预充电及刷新操作控制电路等，这也是存储器系统的重要组成部分。30第三十页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接CPU时序/控制控制信号存储体MB读写驱动器MDR地址译码器MARN位数据总线M位地址总线31第三十一页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接32×32=1024存储单元驱动器X译码器地址反向器I/O电路Y译码器地址反向器控制电路输出驱动输入输出读/写选片32第三十二页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接33第三十三页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储芯片型号存储容量地址线数据线2101（1K×1B）1024×1BA0～A9D02114（1K×4B）1024×4BA0～A9D0～D34118（1K×8B）1024×8BA0～A9D0～D76116（2K×8B）2048×8BA0～A10D0～D76232（4K×8B）4×1024×8BA0～A11

D0～D76264（8K×8B）8×1024×8BA0～A12D0～D761256（32K×8B）32×1024×8BA0～A14D0～D72732（4K×8B）4×1024×8BA0～A11D0～D734第三十四页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接在实际应用中，进行存储器与CPU的连接需要考虑以下几个问题：①CPU的总线负载能力；②CPU与存储器之间的速度匹配；③存储器地址分配和片选；④控制信号的连接。35第三十五页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接

(1)控制线的连接：即如何用CPU的存储器读写信号同存储器芯片的控制信号线连接，以实现对存储器的读写操作。

简单系统：CPU读写信号与存储器芯片的读写信号直接相连。

36第三十六页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接(2)数据线的连接：若一个芯片内的存储单元是8位，则它自身就作为一组，其引脚D0～D7可以和系统数据总线D0～D7或D8～D15直接相连。若一组芯片(4个或8个)才能组成8位存储单元的结构，则组内不同芯片应与不同的数据总线相连。37第三十七页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接61168086D7D0I/O8I/O12164(0)8086D7D0DIN(DOUT)2164(6)DIN(DOUT)2164(7)DIN(DOUT)D638第三十八页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——存储器芯片分组位扩展(加大字长)

[例]用8个16K×1bit芯片组成16K×8bit的存储器。39第三十九页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接……A0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWE16K×1D0D1D2D740第四十页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接(3)地址线的连接：将用以“字选”的低位地址总线直接与存贮芯片的地址引脚相连，将用以“片选”的高位地址总线送入译码器。27328086译码器A19~A12A11~A0A11~A061168086译码器A19~A11A10~A0A10~A041第四十一页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接可以根据所选用的半导体存储器芯片地址线的多少，把CPU的地址线分为芯片外(指存储器芯片)地址和芯片内的地址，片外地址经地址译码器译码后输出。作为存储器芯片的片选信号，用来选中CPU所要访问的存储器芯片。片内地址线直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储单元。对4K×8b的2732而言，片外地址线为A19～A12，片内地址线为A11～A0；对2K×8b的6116而言，片外地址线为A19～A11，片内地址线为A10～A0。42第四十二页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接字扩展(扩大地址)

CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3译码器A14A15123D0~D3D0~D3D0~D3D0~D343第四十三页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接一个存储系统通常是由多个存储芯片组成。CPU每次访问内存只能对其中的一个存储单元进行读/写，这个单元位于某个芯片中或一组芯片中。要找到这个或这组芯片，这就是所谓的片选问题。换句话说，就是每当CPU访问内存，如何产生相应芯片的片选信号。。通常我们有三种片选方法：线选法、全译码法、部分译码法。44第四十四页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——线选法

（1）1KBCS（2）1KBCS（3）1KBCS（4）1KBCSA10A11A13A11A0~A945第四十五页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——线选法例：用5片Intel6116(2K×8)组成10K×8位的存储器系统。求每块芯片的地址范围。46第四十六页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0--D7A0--A10数据总线地址总线（3）（4）（5）RAM2KBRAM2KB（1）（2）47第四十七页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接A15A14A13A12A11A10------------A0地址范围

01111007800H

01111117FFFH

1011100B800H

1011111BFFFH

1101100C800H

1101111CFFFH

1110100E800H

1110111EFFFH

1111000F000H

1111011F7FFH}}}}}存储器5地址范围存储器4地址范围存储器3地址范围存储器2地址范围存储器1地址范围48第四十八页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——线选法A19A18A17A16A15A14A13A12A11A10------------A0地址范围?????????

0111100?7800H?????????

0111111

?7FFFH?????????

1011100?B800H?????????1011111?BFFFH

?????????

1101100?C800H?????????1101111?CFFFH?????????1110100?E800H?????????1110111?EFFFH?????????1111000?F000H?????????

1111011?F7FFH49第四十九页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——全译码法除去与存储芯片直接相连的低位地址总线之外，将剩余的地址总线全部送入“片外地址译码器”中进行译码的方法就称为全译码法。其特点是物理地址与实际存储单元一一对应，但译码电路复杂。50第五十页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接

8KB(2)CS8KB(1)CS

8KB(8)CS3-8译码器A0~A12A13~A15Y0Y1Y7…51第五十一页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——全译码法例5-2：用16片Intel6232(4K×8)组成64K×8位的存储器系统。求每块芯片的地址范围。52第五十二页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接4KB(1)4KB(2)4KB(16)译码器CSCSCSY0Y1Y15A0---A11地址总线数据总线D0---D7A15--A12....…….53第五十三页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接A15A14A13A12A11A10---------A0地址范围

0000000Y1

0000H--0FFFH

0001

000Y2

1000H--1FFFH

0010000Y3

2000H--2FFFH

1101000Y14

D000H--DFFFH

1110000Y15

E000H--EFFFH

1111000Y16

F000H--FFFFH

存储器1地址范围存储器2地址范围存储器3地址范围存储器14地址范围存储器15地址范围存储器16地址范围54第五十四页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接部分译码法除去与存储芯片直接相连的低位地址总线之外，剩余的部分不是全部参与译码的方法就称为部分译码。其特点是译码电路比较简单，但出现“地址重叠区”，一个存贮单元可以由多个地址对应。55第五十五页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——部分译码法

例：用8片Intel6116(2K×8)组成16K×8位的存储器系统。求每块芯片的地址范围。56第五十六页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接2KB(1)2KB(2)2KB(8)译码器CSCSCSY0Y1Y7A0---A10地址总线数据总线D0---D7A15--A11中任三根……......57第五十七页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——地址译码器将CPU与存储器连接时，首先根据系统要求，确定存储器芯片地址范围，然后进行地址译码，译码输出送给存储器的片选引脚CS。能够进行地址译码功能的部件叫做地址译码器。常见的地址译码器如74LS138电路。58第五十八页，共六十九页，编辑于2023年，星期二存储器及其接口——存储器芯片的扩展与连接存储器芯片与CPU的连接——地址译码器如图给出了该译码器的引脚和译码逻辑框图。由图可看到，译码器74LS138的工作条件是控制端G1=1,G2A*=0,G2B*=0，译码输入端为C、B、A，故输出有八种状态，因规定CS*低电平选中存储器，故译码器输出也是低电平有效。当不满足编译条件时，74LS138输出全为高电平，相当于译码器未工作。74LS138的真值表如下表。

59第五十九页，共六十九页，编辑于2023年，星期二60第六十页，共六十九页，编辑于2023年，星期二存储器芯片的扩展与连接

G1

CBA译码输出100000=0，其余为1100001=0，其余为1100010=0，其余为1100011=0，其余为1100100=0，其余为1100101=0，其余为1100110=0，其余为1100111=0，其余为1不是上述情况×××～全为161第六十一页，共六十九页，编辑于2023年，星期二典型的半导体芯片举例SRAM芯片HM6116

6116芯片的容量为2K×8bit，有2048个存储单元，需11根地址线，7根用于行地址译码输入，4根用于列译码地址输入，每条列线控制8位，从而形成了128×128个存储阵列，即16384个存