可编程逻辑器件

可编程逻辑器件PLD一、PLD简介可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与—或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能。它有如下特点：逻辑电路的设计和测试均可在计算机上实现，设计成功的电路可方便的下载到PLD，因而可研制周期短、成本低、效率高，使产品能在极短时间内推出。用PLD实现的电路容易被修改。这种修改通过PLD重新编程实现，可以不影响其外围电路。因此，其产品的维护、更新都很方便。PLD使硬件也能象软件一样实现升级，因而被认为使硬件革命。较复杂的数字系统能用1片或数片PLD实现，因而，应用PLD生产的产品轻小可靠。此外，PLD还具有硬件加密功能。应用PLD设计电路时，需选择合适的软硬件平台（开发系统）。因此，PLD得到广泛的应用。二、PLD的分类按照PLD的结构体系，主要可分为简单PLD（包括PAL、GAL等）、CPLD和FPGA。PAL：ProgrammableArrayLogic可编程阵列逻辑GAL：GenericArrayLogic通用阵列逻辑CPLD：ComplexProgrammableLogicDevice复杂可编程逻辑器件FPGA：FieldProgrammableGateArray现场可编程门阵列另外，最早使用的PLD是FPLA(FieldProgrammableLogicArray)现场可编程逻辑阵列，它的与、或阵列均可编程，现在已经很少使用。EPLD是可擦除的可编程逻辑器件ErasableProgrammableLogicDevice的缩写。有的资料把可擦除的PLD都统称为EPLD，但更一般的是指继PAL、GAL之后推出的一代集成度远高于PAL、GAL，但相对CPLD和FPGA较低的可擦除的可编程逻辑器件。时至今日，生产的绝大多数可编程逻辑器件都是可擦除的了。PROM、EPROM、EEPROM这些存储器也可当作一种可编程器件。它们的与阵列（即地址译码器）是固定的，并且将所有输入变量的最小项全部译出了。而它们的或阵列（即存储阵列）是可编程的。但是实现逻辑函数时，往往只用到一部分最小项，如果用存储器来实现的话芯片的利用率不高。PROM：ProgrammableRead-OnlyMemory可编程只读存储器EPROM：ErasableProgrammableRead-OnlyMemory可擦除只读存储器，一般特指UVE-PROM(Ultra-VioletErasablePROM)EEPROM：ElectricallyErasableProgrammableRead-OnlyMemory电可擦除只读存储器其它简单的PLD使用的也较少，目前广泛使用的是CPLD和FPGA。三、PLD发展现状PLD和FPGA的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。服PL池D是锈电子副设计抵领域磁中最事具活固力和阻发展季前途货的一臂项技竭术，祝它的维影响见丝毫仁不亚巡于7氏0年颜代单考片机轿的发饰明和院使用辫。P亏LD虽能完迫成任堵何数萄字器点件的等功能方，上辉至高挣性能挥CP艘U,博下至坏简单凡的7须4电庸路，恩都可视以用院PL境D来抖实现屈。P盏LD蛾如同咸一张篇白纸皇或是集一堆峡积木渴，工衰程师援可以轻通过洽传统鲜的原粥理图令输入叠法，雁或是膊硬件誉描述传语言燕自由苦的设慕计一皇个数兆字系昼统。棉通过钱软件驾仿真区，我拦们可枯以事洋先验泥证设扭计的揉正确晓性。估在P清CB踪完成鞋以后宜，还董可以罪利用肚PL所D的绘在线忧修改枣能力切，随拼时修蜂改设刮计而隆不必滑改动雅硬件消电路予。使抗用P县LD斯来开绍发数呜字电怕路，酒可以族大大蔑缩短牲设计灰时间珍，减寨少P豆CB锐面积角，提暮高系链统的扣可靠匪性。骆P昏LD晴的这结些优片点使堵得P赴LD衡技术寻在9茶0年滚代以咐后得坛到飞觉速的科发展费，同克时也概大大抖推动滤了E按DA港软件喜和硬果件描编述语采言（铲HD躲L)搞的进绞步。扶开发章PL岂D需楼要了晕解两移个部暑分,万PL灵D/哄FP奉GA务开发赶软件培和P疏LD霜/F奥PG海A本扫身。诸PL渡D/场FP宫GA犹开发细软件伙已经宁发展逗的相珠当完或善，朱用户祸甚至业可以琴不用成详细渗了解欧PL车D的那内部倒结构坝，也巧可以糠用自琴己熟杂悉的置方法壤：如照原理凳图输学入或衔HD碑L语旅言来瘦完成招相当转优秀峡的P俩LD新设计喷。P茎LD勺/F丙PG沉A的医开发罚软件磨包括素Al给te雄ra郑公司宫的疤Qu提ar紧tu仰sI显I不、X堤il拌in镇x封公司党的I座SE脆W兔eb坚Pa户ck若、L爽at恢ti深ce埋公犁司的朋is筛pl严ev砌er雅B赛as纪e。瞎对于玩PL宪D产勾品，齿一般每分为愁：基糠于乘烫积项乏（P专ro里du殃ct狮-T停er脾m）尾技术寄，E区EP降RO米M（帝或F暗la范sh荣）工酱艺的葬中小海规模逗PL惩D，亲以及丹基于亡查找敞表（览Lo延ok隶-U漆p金ta视bl祥e）坚技术摄，S都RA鉴M工她艺的牵大规适模P片LD炒/F氏PG鞠A。窝EE瞒PR魔OM孤工艺显的P艘LD糠密度毫小，难多用除于5杆,0勉00健门以韵下的指小规膏模设土计，绳适合芽做复到杂的族组合雾逻辑所，如闯译码播。S轮RA诊M工拴艺的途PL故D(驰FP街GA苦)，尖密度撕高，柏触发欲器多眨，多颗用于烧10泛,0刑00没门以仓上的刷大规蛙模设蝇计，兆适合阅做复仔杂的趣时序足逻辑护，如爬数字朽信号惑处理泽和各盒种算煌法。夜电子秩设计亩自动摄化（德ED鸭A）浮的实纲现是扁与C刊PL仗D/艺FP聪GA川技术甚的迅够速发感展息浪息相辉关的嫌。C强PL渠D/嘉FP偏GA虾是8衫0年锁代中映后期效出现掘的，川其特说点是惧具有肃用户鲜可编外程的子特性鞠。利骡用P窜LD茂/F拳PG课A，目电子钓系统起设计凯工程六师可桶以在习实验傲室中量设计靠出专冒用I抽C，拦实现崇系统证的集慌成，缠从而挠大大藏缩短瞎了产拒品开劣发、枯上市顿的时奉间，劝降低曲了开梁发成捷本。茧此外寄，C命PL后D/节FP射GA己还具现有静招态可邮重复树编程较或在溪线动肉态重下构特欧性，康使硬鞭件的里功能琴可象被软件夜一样烈通过铜编程税来修族改，雀不仅命使设舅计修菌改和尾产品乓升级称变得第十分撞方便躺，而御且极忆大地拢提高影了电丑子系律统的阻灵活中性和票通用趁能力横。强自1慌98咱5年丈Xi岸li阿nx岸公司盲推出放第一笛片现羽场可坑编程朋逻辑耻器件布（F御PG脑A）冶至今伏，F帖PG魂A已嚷经历窝了十童几年盖的发尚展历诱史。场在这巧十几最年的纳发展慕过程瓦中，扬以F序PG药A为啄代表拥的数框字系现统现赞场集捞成技撕术取铺得了烦惊人最的发恳展：俊现场并可编起程逻鸟辑器厕件从积最初蛛的1东20共0个灾可利宅用门披，发骡展到俱90杰年代毅的2奔5万亲个可瑞利用已门，巴乃至电当新每世纪狐来临猛之即航，国搜际上仿现场管可编扩程逻而辑器飞件的扒著名词厂商全Al砍te瓦ra划公司尊、X搭il氏in关x公帖司又铲陆续处推出方了数戒百万生门的划单片竿FP古GA漏芯片被，将禁现场潮可编剥程器烤件的啊集成还度提多高到往一个缓新的伸水平卸。上纵观没现场舍可编网程逻啄辑器虹件的砖发展怜历史要，其迹之所蛾以具犬有巨寇大的群市场瓣吸引懂力，喝根本回在于么：F池PG秧A不毕仅可努以解挪决电巷子系歇统小谱型化段、低娃功耗宏、高判可靠管性等坏问题孕，而倒且其丛开发天周期个短、否开发肉软件排投入掉少、目芯片醒价格纵不断话降低扁，促辱使F务PG紫A越残来越宰多地散取代尝了A啊SI徐C的斧市场炕，特华别是撕对小胳批量吓、多册品种觉的产牲品需宇求，挖使F词PG段A成用为首续选。希目前策，F雁PG悔A的折主要斑发展基动向肆是：租随着惩大规埋模现资场可涛编程焰逻辑欺器件对的发悔展，治系统边设计宇进入棵"片冻上可勾编程察系统事"（滥SO谦PC窄）的仰新纪比元；贩芯片仰朝着粒高密挺度、君低压封、低触功耗再方向子挺进望；国盐际各忙大公持司都嚷在积捎极扩贴充其嚼IP贫库，先以优些化的蚁资源宰更好悄的满渡足用纤户的班需求岗，扩掩大市殖场；李特别俊是引伸人注仁目的乌所谓集FP光GA亚动态烘可重折构技膊术的鸦开拓死，将轧推动裁数字扎系统繁设计裕观念阻的巨射大转臣变。四、几种典型的PLDCycloneIVGX可扩展开发平台图1CycloneIVGX可扩展开发平台实物图图2CycloneIVGX可扩展开发平台原理图CycloneIVGX可扩展开发平台采用了Altera最新的CycloneIVGXFPGA器件EP4CGX150DF27，集成8个3.125-Gbps收发器，150,000个逻辑单元(LE)，360个18x18的乘法器，非常适合应用于大批量成本敏感的通讯、数字信号处理和工业控制领域。平台集成了一路SFP光通信接口(适应光通信趋势)、一路千兆以太网口（提供高速网络通信）、2兆字节高速SSRAM(有效配合算法开发需求)、128MByteDDR2内存(适应大容量缓存需求)和USB2.0通讯接口。配置时钟生成芯片，能生成各种需要的时钟，适应各类开发和应用需求，PCI-E1.1X4适应和PC主机高速通讯。CPLD控制并行FLASH进行FPP方式FPGA配置以适应各种快速启动应用，支持多个分页的配置空间，让平台能保存多种硬件电路配置。通过Altera定义的高速HSMC扩展接口扩展各类应用板卡，可配置的FPGABANKVCCIO，扩展口FPGA相关BANK的接口电压可选3.3V、2.5V、1.8V和1.5V，目前扩展平台已经设计了十几款扩展子卡，适应于广播、工业、消费类、无线、固网应用，还可以根据客户需要定制具体需求的扩展子卡。CycloneIVGX可扩展开发平台为您的开发提供一个稳定、可靠、适应各种应用需求`的基础平台。主要技术指标：lFPGA：EP4CGX150DF27C88个3.125-Gbps收发器，150,000个逻辑单元(LE)，360个18x18的乘法器，6,480Kbit片内内存l配置方式：FPP，支持4个配置页lSSRAM同步内存：CY7C1360ClDDR2内存：32bit,128MBytelSFP：一路最高支持3.125G通讯速率l千兆以太网：1路，10M/100M/1000M自适应lUSB2.0：从模式USB2.0FIFOl时钟生成器：5M-500MHzl2选1驱动4，时钟驱动l1个高精度有源时钟晶振lPCIEX4：PCI-E1.1X4适应和PC主机高速通讯l8个DIP开关输入l4路LED输出lHSMC高速扩展接口l余量足够的电源支持，12A核心电源，5A的可配置VCCIO电源支持LatticeECP3™系列莱迪思半导体公司的中档的65nmLatticeECP3™系列,它是业界最低功耗和价格的拥有SERDES功能的FPGA器件。LatticeECP3FPGA系列拥有符合XAUI抖动标准的多协议3.2GSERDES、DDR3存储器接口、强大的DSP功能、高密度的片上存储器,以及多达149K的LUT,所有这些器件的功耗与价格仅是具有SERDES功能FPGA的竞争器件的一半。整个LatticeECP3系列器件的制造采用了富士通公司的先进的低功耗工艺,并且是业界唯一的65nm中档、高性价比的FPGA器件系列。LatticeECP3系列有5个成员低功耗LatticeECP3FPGA系列有5个成员,它们都提供符合标准的多协议3GSERDES、业界低成本FPGA唯一拥有的DDR3存储器接口、高性能级联DSPslice适用于高性能射频、基带和图像信号处理。LatticeECP3FPGA还提供中档FPGA系列中最快的LVDSI/O,能够处理1Gbps速率的输入和输出信号,还有高达6.8M位的嵌入式存储器。逻辑密度的范围从17KLUT到149KLUT,用户的I/O数目高达586个。LatticeECP3FPGA系列的高性能特性包括以下几个方面：•

符合10GbEXAUI抖动标准的3.2GGbpsSERDES,每个SERDES模块都具有混合并能够匹配多种协议的能力。包括PCIExpress、CPRI、OBSAI、XAUI、SerialRapidIO和千兆位以太网。•

专门设计了SERDES/PCS块,使短延迟变化的CPRI链路设计能用于远程射频头连接的无线基站。•

符合SMPTE串行数字接口标准,每个SERDES通道都能单独地支持3G、HD和SD/DVB-ASI视频广播信号,这种功能是前所未有的。拥有三速率支持功能且无需采用任何过采样技术,能尽可能少地消耗功率。•

通过组合多个DSPslice,可实现36位x36位的乘法和累加模块,每个slice都能以500MHz的频率工作。DSPslices还具有创新的级联功能,能实行宽的ALU及加法树的功能,且不会出现FPGA逻辑的性能瓶颈现象。•

800Mbps的DDR3存储器接口,并有内置的读和写可调余量的功能。•

具有输入延时块的1GbpsLVDSI/O,能与高性能的ADC和DAC相连接。由于拥有这些功能,LatticeECP3FPGA系列非常适合于大批量的成本和功耗敏感的无线基础设施和有线接入设备的开发,以及视频和图像方面的应用。FPGA：Virtex-5LXTXC5VLX110T-FFG11361C图3：FPGA：Virtex