边沿JK触发器工作原理课件

4.3边沿触发器边沿D触发器边沿JK触发器电路构成4.3边沿触发器边沿D触发器（1）CP=0时的情况CP=0期间：主触发器控制门G7、G8被封锁，从触发器控制门G3、G4打开，从触发器的状态决定于主触发器，Q=QM、Q=QM。工作原理边沿D触发器01工作原理（2）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号D，有：

从触发器控制门G3、G4封锁，其状态保持不变。特别注意，这时主触发器只跟随而不锁存，即QM跟随D变化，D怎么变QM也随之怎么变。10边沿D触发器01（3）CP下降沿时刻的情况：CP下降沿到来时，主触发器控制门G7、G8封锁，主触发器锁存CP下降沿时刻D的值即QM=D。同时，从触发器控制门G3、G4被打开，主触发器将其锁存的内容送入从触发器，输出端随之改变状态Q=D、Q=D。（4）CP下降沿过后的情况

在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。CP下降沿到来时有效特性方程异步输入端的作用同步输入端D叫做同步输入端，因为加在D端的输入信号能否进入触发器而被接收，是受时钟脉冲同步控制的。RDSDRD、SD叫做异步输入端，也称之为直接复位和置位端。RD=0时，触发器被复位到0状态；SD=0时，触发器被置位到1状态。其作用与时钟脉冲CP无关，故名异步输入端。RDSD异步输入端异步输入端的工作原理RD端的工作原理当RD=0时，为了可靠地将触发器复位到0状态，既接到门G2G6的输入端，也接到门G7的输入端，使D即便是CP=1也不能起作用。也就是说，无论CP处在什么状态（0或1），加在RD端的低电平或负脉冲均能将触发器可靠地复位到Q=0、Q=1，即0状态。01111010异步输入端的工作原理SD端的工作原理当SD=0时，为了可靠地将触发器置位到1状态，既接到G1G5的输入端，也接到门G8的输入端，使D即便是CP=1也不能起作用。也就是说，无论CP处在什么状态（0或1），加在SD端的低电平或负脉冲均能将触发器可靠地置位到Q=1、Q=0，即1状态。10111010异步输入端是预置触发器初始状态，或者在工作中强行置位和复位触发器用的。状态图波形图CP下降沿时刻集成边沿D触发器COMS边沿D触发器CC4013CC4013中集成了两个触发器单元，都是CP上升沿触发的边沿D触发器，RDSD均为高电平有效，RD=1时触发器复位到0，SD=1时触发器置位到1。CC4013的特性表TTL边沿D触发器74747474中集成了两个触发器单元，都是CP上升沿触发的边沿D触发器，RDSD均为低电平有效。7474的特性表主要特点CP边沿（上升沿或下降沿）触发。在CP脉冲上升沿（或下降沿）时刻，触发器按照特性方程Qn+1=D的规定转换状态，实际上是加在D端的信号被锁存，并送到输出端。抗干扰能力极强。因为是边沿触发，只要在触发沿附近一个极短暂的时间内，加在D端的输入信号保持稳定，触发器就能够可靠地接收，在其他时间里输入信号对触发器不会起作用。只具有置1、置0功能，在某些情况下，使用起来不够方便。边沿JK触发器工作原理（1）D的逻辑表达式特性方程特性表时序图例4.2.42、边沿JK触发器代入边沿RS触发器的特性方程，即可得到边沿JK触发器的特性方程：将边沿JK触发器没有约束。电路特点逻辑符号①边沿JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在一次变化问题。例4.2.5带清零端和预置端的边沿JK触发器RD=0，直接置001111001SD=0，直接置110001111带清零端和预置端的边沿JK触发器的逻辑符号与输入主从JK触发器的逻辑符号主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。集成边沿JK触发器COMS边沿JK触发器CC4027CC4027中集成了两个触发器单元，都是CP上升沿触发的边沿JK触发器，RDSD均为高电平有效，RD=1时触发器复位到0，SD=1时触发器置位到1。CC4027的特性表当RD=SD=0时，CP上升沿瞬间，触发器按照特性方程的规定转换状态。CP下降沿无效，即CP下降沿不起作用，相应地触发器仍维持原来状态不变；当异步输入端工作时，J、K、QN、CP均无效，即对QN+1不起作用，触发器输出端的状态仅决定于RD、SD的取值。CC4027的特性表异步端特性当RDSD=01时置1，RDSD=10时置0，RDSD=11不允许，即RD、SD的取值应遵守约束条件RDSD=00。否则不仅会出现触发器Q端和Q端均为高电平的不正常情况，而且当RD、SD同时跳变到0时还要产生竟态现象，造成触发器不能预先确定的后果。TTL边沿JK触发器74LS11274LS112中集成了两个触发器单元，都是CP下降沿触发的边沿JK触发器，RDSD均为低电平有效。主要特点CP边沿（上升沿或下降沿）触发。在CP脉冲上升沿（或下降沿）瞬间，加在J端和K端的信号才会被接受。抗干扰能力极强，工作速度很高。因为是边沿触发，只要在触发沿附近一个极短暂的时间内，加