嵌入式系统嵌入式系统硬件平台

嵌入式系统嵌入式系统硬件平台第一页，共九十八页，编辑于2023年，星期六Outline1、总线2、通讯3、平台搭建4、SOC5、节能计算第二页，共九十八页，编辑于2023年，星期六1、嵌入式系统中的总线特点定制性非扩展性结构简单第三页，共九十八页，编辑于2023年，星期六1)、CPU总线传统计算机：CPU－内存总线，I/O总线嵌入式系统：CPU，存储器加上设备第四页，共九十八页，编辑于2023年，星期六总线是连接I/O设备、CPU、存储器各子系统间的共享通信线路最大优点：价格低、通用性、灵活性好最大缺点：通信瓶颈（带宽）商用系统：I/O频繁科学系统：I/O速度要与处理机速度相匹配第五页，共九十八页，编辑于2023年，星期六总线类型传输方向单向双向（半双工、全双工）用法专用：流量高、无争用现象、控制简单；总线数目多，时间利用率低，难小型化。非专用：共享性。造价低、模块性强，易扩充会出现争用现象、对失效敏感。第六页，共九十八页，编辑于2023年，星期六非专用总线的多种连接方式：

单总线--可靠性差简化和统一的接口，多重总线总线流量与总线长度有矛盾多组非专用总线

CPU-Memory总线：短、快

I/O总线：长，各设备有不同的数据宽度、延时、和带宽。使用总线标准。远距离通讯总线（集线器）纵横开关矩阵（每行每列最多只有一个开关接通）第七页，共九十八页，编辑于2023年，星期六通讯方式同步通讯：两部件由定宽、定距的时标同步。传输速率高，受总线长度影响小。但有同步误差。提高可靠性的方法：目的部件作回答。异步通讯：单向控制--（源/目的）双向控制--互锁/非互锁

第八页，共九十八页，编辑于2023年，星期六总线标准ESIA总线：IBM-PC的ISA发展而来，32,33MSCSI总线:来源于数组多路通道PCI总线：IPI总线：第九页，共九十八页，编辑于2023年，星期六异步总线协议四周期基本协议1、设备1上升Req2、当设备2就绪，上升ACK3、数据传输完毕时，设备2下降Req4、设备1下降ACK第十页，共九十八页，编辑于2023年，星期六总线地址线数据线控制线ReqACKDataRdyRead/WriteEtc.第十一页，共九十八页，编辑于2023年，星期六提高CPU总线利用率突发传输一次Addr多个数据非连接传输请求与响应分开第十二页，共九十八页，编辑于2023年，星期六DMADMA控制器在CPU启动I/O操作后，直接在设备与存储器间传递数据。传送完毕再向CPU发中断请求。通过周期挪用方式占用总线。第十三页，共九十八页，编辑于2023年，星期六DMA控制器寄存器起始地址寄存器长度寄存器状态寄存器控制电路控制器基本工作原理第十四页，共九十八页，编辑于2023年，星期六多总线方式CPU，高速设备：高速总线低速设备：低速总线总线之间：总线桥桥：传输指令协议翻译第十五页，共九十八页，编辑于2023年，星期六2）ARM的AMBA总线AMBA总线宽度有32位、64位和128位多种定义AMBA的AHB连接高性能和高时钟频率的系统模块，同时具有多主机、脉冲传输和分段处理的功能第十六页，共九十八页，编辑于2023年，星期六高级高性能总线AHBAHB的作用允许在主从器件之间传输数据AHB主器件可以向从器件传输数据向其提供外部地址空间中的地址以接收从器件的数据AHB从器件在选中后，提供或接收主器件的数据。从器件可以延迟数据传输过程或返回错误代码。 AHB主器件的实例为ARM处理器，或其它有DMA(直接存储访问)功能的外设，如以太网MAC或USB主机/器件控制器。第十七页，共九十八页，编辑于2023年，星期六信号主要的AHB信号HCLK总线参考时钟

HADDR地址(由AHB主器件发出)

HWRITE传输方向：读/写(由AHB主器件发出)

HREADY传输完成响应(由AHB从器件发出)

HWDATA写入数据总线(从AHB主器件至AHB从器件)

HRDATA读取数据总线(从AHB从器件至AHB主器件)(AHB)控制信号和状态信号HRESP传输状态(由AHB从器件发出)

HBURST脉冲模式(由AHB主器件发出)

HTRANS传输状态(由AHB主器件发出)

HSIZE脉冲长度(由AHB主器件发出)

HPROT保护类型(由AHB主器件发出)第十八页，共九十八页，编辑于2023年，星期六AHB外设可能立即发送/接收数据，或通过发出HREADY信号插入等待状态。从器件也通过HRESP信号返回传输状态，状态如下OKAY(成功)：传输成功－成功完成信号传输的缺省响应。ERROR(错误)：不成功的传输－表示出现了异常中断，例如访问一个不存在的内存地址。RETRY(重试)：从器件无法立即实现操作，主器件应在稍后重试。SPLIT(等待)：从器件将要求列队等待－从器件将在可以提供或接收数据时发出通知，可用于中断多个传输(脉冲)。重试和等待的主要区别重试表明从器件仍未就绪；主器件可在任意时刻重发命令等待包含的协议较为复杂，它就绪后将通过这一协议通知判优器。等待处理对从器件逻辑的要求较为复杂，并非必备的从器件功能。第十九页，共九十八页，编辑于2023年，星期六AHB主器件判优信号HREQ总线要求(由AHB主器件发出)HGNT总线指派(由AHB判优器发出)HLOCK总线锁定(由AHB主器件发出)HMASTER指定目前工作的主器件(由AHB判优器发出)HMASTLOCK主器件执行锁定传输(由AHB判优器发出)

第二十页，共九十八页，编辑于2023年，星期六

AHB-Lite，定义了一种没有多主总线功能的纯AHB接口子集第二十一页，共九十八页，编辑于2023年，星期六AHB和AHB-Lite之间的关键差别不论是主模块还是从模块，后者都可以通过各种互连策略链接，在芯片设计中获得最大带宽第二十二页，共九十八页，编辑于2023年，星期六第二十三页，共九十八页，编辑于2023年，星期六

第二十四页，共九十八页，编辑于2023年，星期六

第二十五页，共九十八页，编辑于2023年，星期六高级外设总线(APB)用于连接速度较慢的系统模式和带宽较低的外设，将功耗降至最低，并减小接口的复杂性所有的总线信号都与时钟有关，可以使用时钟频率较低的总线(低于AHB)AHB主器件不直接与APB外设相连，而是通过APB桥进行通信第二十六页，共九十八页，编辑于2023年，星期六

第二十七页，共九十八页，编辑于2023年，星期六主要的APB信号PCLK外部时钟，可以是HCLK的乘积，由APB桥控制

PADDR外设地址

PWRITE外设传输方向(读/写)

PSELx外设选中，与HSEL相似

PWDATA写入数据总线(写入外设)

PRDATA读取数据总线(从外设中读取)

PENABLE外设数据起动第二十八页，共九十八页，编辑于2023年，星期六AMBA例子Excalibur是Altera公司的系列嵌入式处理器可编程逻辑解决方案单个Excalibur器件上包含了单端口RAM和双端口RAM、30万门的标准单元区域、嵌入式处理器IP内核和一百万门的APEX20KEPLD，片上的晶体管总数达到了8千多万IP包括基于ARM的嵌入式处理器、基于MIPS的嵌入式处理器或其它任何商用嵌入式处理器第二十九页，共九十八页，编辑于2023年，星期六总线可以分成三层。最上二层完全包含在带内，而其它两条总线用于在系统的可编程部分集成用户IP。在嵌入式ARM器件内的所有总线的宽度都为32位如图第三十页，共九十八页，编辑于2023年，星期六

第三十一页，共九十八页，编辑于2023年，星期六4）SHARC总线两个接口外部存储接口主机接口DMA内存，外存，设备之间传输数据第三十二页，共九十八页，编辑于2023年，星期六外存接口外部数据总线宽度16bit－48bitDM总线与IO处理器可以访问整个外部地址空间PM总线24bit外存分为4个区接口信号（略）第三十三页，共九十八页，编辑于2023年，星期六主机接口将SHARC连接到标准微处理器总线上主机将DSP功能移交给SHARC接口信号（略）第三十四页，共九十八页，编辑于2023年，星期六SHARCDMA10个通道外部端口DMA通道，链接端口DMA通道：双向串口DMA：单向每个DMA通道一个中断第三十五页，共九十八页，编辑于2023年，星期六总结嵌入式系统中总线针对设备无通用性功耗低第三十六页，共九十八页，编辑于2023年，星期六2、通讯现代嵌入式系统基本都有通讯有线无线第三十七页，共九十八页，编辑于2023年，星期六1）嵌入式TCP/IP协议栈应用前提

连接在互联网上的电子装置不一定比单独使用的电子装置具有更高的智能功能，但连通意味着提高智能化管理水平TCP/IP是一项应用广泛的标准，利用它可以接通并控制电子装置，通过绝大多数传输媒体几乎可以和运行在所有操作系统上的软件进行通信通过TCP/IP与基础设施连接十分简单第三十八页，共九十八页，编辑于2023年，星期六嵌入式TCP/IP协议栈适用的范围在商业系统中，可以利用它来进行远程监视服务嵌入式TCP/IP的最大优越性也许在于它可以使得嵌入式电子装置支持嵌入式的万维网服务器嵌入式TCP/IP的主要用途是进行远程监测万维网服务器还可以对一个电子装置进行远程配置第三十九页，共九十八页，编辑于2023年，星期六存在的局限首先嵌入式栈是建在专用的软socket（插座）API之上的提供可靠传输，占用了大量的资源体积太大，许多场合不适用第四十页，共九十八页，编辑于2023年，星期六实施的方法

采用软件的方式lwIP硬件方法采用iReady的芯片或芯核，虽然使用的是4位微处理器也能够和互联网实现直接连接DSP方法也可以选用DSP为基础的TCP／IP协议栈第四十一页，共九十八页，编辑于2023年，星期六采用方法选择根据所设计的电子装置的实际情况来决定使用硬件功能如何？打算如何来实现和互联网的连接？需要发送和接收那些种类的信息？将软件或硬件芯片整合到所设计的电子装置中去，有没有困难？增加一个协议栈，是否需要对所设计的电子装置进行重大更改等等第四十二页，共九十八页，编辑于2023年，星期六2）无线通讯介绍现在无线电技术已经非常成熟，已经在各种场合得到非常广泛的应用，而嵌入式系统中无线通讯更是随处可见。首先我们将概要介绍无线传输。所有的无线通讯都是基于无线传输的。然后是无线局域网（WirelessLocalAreaNetworks）和移动通讯。因为移动手持设备市场前景广阔，我们将重点介绍移动通讯的现状及发展趋势。第四十三页，共九十八页，编辑于2023年，星期六无线传输

无线传输的媒介是电磁波，所有的信号都以电磁波的方式被发送和接收用来进行无线传输的电磁波波谱一般从无线电波(radio)开始到可见光部分无线电波因为频率不是很高，较容易产生，可以远距离传输，并能够较容易地穿透和绕过障碍物线电波的传播是如水波似的扩散型的无线电波的特性跟它的频率有关第四十四页，共九十八页，编辑于2023年，星期六无线局域网

无线局域网可以有两种组织方式：一种是以一个基站（basestation）为中心，所有的移动设备都连接到这个基站上去，因此基站也称为接入点（accesspoint）；另一种是没有基站，移动设备之间相互连接组成局域网第四十五页，共九十八页，编辑于2023年，星期六无线局域网的标准无线局域网的标准802.11由IEEE制定第一个高速无限局域网是802.11a。1999年，IEEE802.11a标准制定完成，该标准规定无线局域网工作频段在5.15～5.825GHz，数据传输速率达到54Mbps/72Mbps(Turbo)，传输距离控制在10～100米1999年9月IEEE802.11b被正式批准该标准规定无线局域网工作频段在2.4～2.4835GHz，数据传输速率达到11Mbps。2003年6月，IEEE推出最新版本IEEE802.11g认证标准该标准提出拥有IEEE802.11a的传输速率，安全性较IEEE802.11b好IEEE802.11e标准对无线局域网MAC层协议提出改进，以支持多媒体传输，以支持所有无线局域网无线广播接口的服务质量保证QoS机制。IEEE802.11f，定义访问节点之间的通信，支持IEEE802.11的接入点互操作协议（IAPP）。IEEE802.11h用于802.11a的频谱管理技术。IEEE802.11i标准是结合IEEE802.1x中的用户端口身份验证和设备验证，对无线局域网MAC层进行修改与整合，定义了严格的加密格式和鉴权机制，以改善无线局域网的安全性。个人无线局域网（wirelesspersonalareanetworks）标准802.15，这就是蓝牙的技术标准第四十六页，共九十八页，编辑于2023年，星期六无线移动通讯概述无线通讯分为两类，一类是无线局域网，另一类是无线移动通讯无线设备可以是单向的，也可以是双向的。单向通信包括只接收信号的BP机。双向通信系统包括分组无线电网络和蜂窝系统分组无线电通信（Packet－RadioCommunication）。分组无线电通信将一次传输分解成许多小的包含源地址和目的地址，以及错误检测信息的数字分组。这些分组被上联到一个卫星，然后再进行广播。接收设备只接收编址到它的数字分组。由于这种传输是双向的，因而要使用查错和纠错技术。蜂窝数字分组通信（CellularDigitalPacketCommunication）。蜂窝通信设备是一种提供用户和他们的家庭、办公室或网络之间进行双向通信的移动计算设备。这些设备具有电子函件处理能力，并且可以传输文件和其它信息。第四十七页，共九十八页，编辑于2023年，星期六GSMGSM：“全球移动通信系统”（GlobalSystemforMobilecommunications）蜂窝概念GSM使用时分多址方法GSM移动台分为两部分一部分包含无线接口特有的软件和硬件另一部分是用户数据——用户识别卡（SIM）GSM支持这么多数据业务，但是它基本上还是为了话音业务和低速数据业务设计的第四十八页，共九十八页，编辑于2023年，星期六GRPSGRPS是GeneralPacketRadioServiceGPRS是一项高速数据处理的科技，即以分组的“形式”把数据传送到用户手上GPRS拥有171.2kbps的访问速度GPRS是基于包转发机制的GPRS是根据数据流量收费的GPRS完全支持了移动Internet的功能GPRS的缺点是：一个蜂窝小区内容量有限，并且实际数据传输速度远低于理论值第四十九页，共九十八页，编辑于2023年，星期六CDMACDMA全称码分多址接入技术（CodeDivisionMultipleAccess）建立在正交编码、相关接收的理论基础上运用扩频通信技术解决无线通信的选址问题的多址接入方式在CDMA技术中，先用一个扩频码（spreadingcode）对数据进行调制，然后传输CDMA还有一个非常显著的优点是它能充分利用多路衰减现象第五十页，共九十八页，编辑于2023年，星期六CDMA与GSM/GPRS比较GSM/GPRS系统有一个缺点，就是移动台在跨越两个蜂窝小区的时候，要先跟原来所在的小区的基站断开连接，然后跟后来所在的小区的基站进行连接，这个称为先断后连的转台（handover），又称为硬转台（hardhandover）。这种情况下，正在进行的通话可能断开。而这种情况在CDMA技术中就不存在了，因为所有的基站都使用相同的频道，所以完全可以在断开之前先跟下一个基站连接好，这称为先连后断的转台，又称为（softhandover）。CDMA的信号功率远小于GSM等系统的功率，所以其辐射也很小，这对人体健康可能有一定好处第五十一页，共九十八页，编辑于2023年，星期六从1G到3G，4G随着对通信业务种类和数量需求的剧增业务类型主要限于语音和低速数据的第二代移动通信系统已不能满足需要，大容量、高速率、全方位的第三代移动通信系统（3G）应运而生1G网络(NMT,C-Nets,AMPS,TACS)是最早的模拟蜂窝系统2G网络(GSM,cdmaOne,DAMPS)是最早的数字蜂窝系统3G网络(UMTSFDDandTDD,cdma20001xEVDO,cdma20003x,TD-SCDMA,AribWCDMA,EDGE,IMT-2000DECT)是目前已投入商用的带宽最高的无线通讯网络系统4G：应该是集3G与WLAN于一体，4G系统在移动过程中，可以达到10Mb/s至20Mb/s的数据带宽，甚至可以达到100Mb/s，能够满足几乎所有用户对于无线服务的要求。第五十二页，共九十八页，编辑于2023年，星期六3G的数据业务范围移动音频业务通过互联网协议传送声音静态图像移动图像虚拟本地环境电子代理未来的移动手持设备将不仅是现在的移动电话一样以通话作为主要功能，而将是一种移动通讯设备跟移动计算设备的结合，也就是智能手机（IntelligentCellPhone）第五十三页，共九十八页，编辑于2023年，星期六3、构建嵌入式系统开发平台0、评估板1、入门级

2、训练级3、高手级4、大师级第五十四页，共九十八页，编辑于2023年，星期六0、评估板目标板(Target)嵌入式应用软件的实际运行环境也可是替代实际环境的仿真系统目标板体积小、集成度高目标板的外围设备输入设备可以有键盘、鼠标、串口、红外口、触摸屏等输出设备可以有显示器、串口、液晶屏等硬件资源有限第五十五页，共九十八页，编辑于2023年，星期六1、入门级：用一个开发商支持的开发模块（操作系统＋硬件开发模块（购买或租借）＋开发系统），目标是搭建一个系统。相应的开发套件为：（1）

华恒HHCO5272-LCD-IDE-R1嵌入式Linux开发套件研究意义：ColdFire5272（内置10/100以太网，66MHz），UcLinux（源代码支持）（2）

WH5307SDK（模块WH5307SOM＋电路板WH5307DB＋SDK软件）研究意义：ColdFire5307（88.472MHz），UcLinux，嵌入式Internet第五十六页，共九十八页，编辑于2023年，星期六2、训练级：用Linux等在现有硬件模块上跑起来，并对部分应用模块进行裁剪。应用开发的仿真。（1）

以色列786CoreModule

研究意义：PC兼容单板机，CeleronorPentium-IIIselection,400-700MHz支持包括Linux、Dos（支持网络功能）、VxWorks和WindowsCE/98/NT等多种操作系统（2）

ARM教育版DeltaOS开发套件（DeltaCore＋LambdaIDE＋ARM7EHP）研究意义：DeltaOS，LambdaTOOL，ARM7单板机第五十七页，共九十八页，编辑于2023年，星期六3、高手级：修改部分内核，重建操作系统，熟悉多个操作系统与多个处理器。着手定制硬件模块。（1）

CAD-ULWorkbench研究意义：X86系列CPU的开发环境和工具处于业界领先位（2）

CodeWarrior*IDE研究意义：

提供统一的图形用户界面来集成各种开发工具，支持多种主机平台、多种编程语言、多种处理器和多种实时操作系统，称为下一代集成开发环境。第五十八页，共九十八页，编辑于2023年，星期六（3）

pRISM+研究意义：是一个集成多种嵌入式应用系统开发、分析、测试工具的综合开发环境，是与pSOS实时操作系统结合得最紧密的集成开发环境。Tornadol/VxWorks（4）

TMS320VS5471DevelopmentBundle（LinuxOS,drivers,utilities,GNUARM+C54xLinuxtools研究意义：DSP54xx＋ARM7双核处理器（5）

Intel无线移动嵌入式开发平台—SA1110研究意义：StrongARM，PDA，蓝牙协议，WinCE第五十九页，共九十八页，编辑于2023年，星期六4、

大师级：自己动手搭建操作系统内核，拥有自有产权的硬件产品。（1）

CCS2.1(OMAP研究意义：DSP55xx＋ARM9，高性能嵌入式处理器之一（2）

PXA250/210开发平台1：Intel®PCADevelopmentKits开发平台2：Accelent'sPXA250basedIDPs研究意义：PXA，Intel的XScale架构，高性能嵌入式处理器之一

第六十页，共九十八页，编辑于2023年，星期六4、SOCSystemOnChip：系统级芯片VLSI工艺技术－>器件特征尺寸越来越小，芯片规模越来越大数百万门级的电路集成在一个芯片上兼容工艺技术->将差别很大的不同种器件在同一个芯片上集成第六十一页，共九十八页，编辑于2023年，星期六具备完整系统结构与功能的芯片包含可执行控制/运算或信号处理功能的处理器、内存、外围电路及系统IP特定逻辑电路第六十二页，共九十八页，编辑于2023年，星期六单片数字系统把功能复杂的若干个数字逻辑电路放在同一个芯片上SOC还包括其它类型的电子功能器件模拟器件专用存贮器射频器件MEMS系统级芯片起码应在单片上包括数字系统和模拟电子器件。第六十三页，共九十八页，编辑于2023年，星期六单片系统级芯片Vs多芯片系统速度功耗成本专用第六十四页，共九十八页，编辑于2023年，星期六SOC的优势1、降低耗电量2、减少体积3、增加系统功能4、提高速度5、节省成本第六十五页，共九十八页，编辑于2023年，星期六一：系统级芯片特点1、规模大、结构复杂。数百万门乃至上亿个元器件设计规模电路结构包括MPU、SRAM、DRAM、EPROM、闪速存贮器、ADC、DAC以及其它模拟和射频电路采用被称为知识产权（IP）的更大的部件或模块第六十六页，共九十八页，编辑于2023年，星期六2、速度高、时序关系严密。高达数百兆的系统时钟频率各模块内和模块间错综复杂的时序关系问题：时序验证、低功耗设计以及信号完整性和电磁干扰、信号串扰等高频效应第六十七页，共九十八页，编辑于2023年，星期六3、时序匹配采用深亚微米工艺加工技术，在深亚微米时走线延迟和门延迟成为主要因素复杂的时序关系，电路中时序匹配困难深亚微米工艺的十分小的线间矩和层间距，线间和层间的信号耦合作用增强，再加之十分高的系统工作频率，电磁干扰、信号串扰现象，给设计验证带来困难第六十八页，共九十八页，编辑于2023年，星期六二、SOC设计技术1、设计再利用IP复用：IntellectualProperty自主知识产权芯核（CORE）：将已经验证的各种超级宏单元模块电路制成芯核第六十九页，共九十八页，编辑于2023年，星期六芯核通常分为三种硬核，具有和特定工艺相连系的物理版图，己被投片测试验证。可被新设计作为特定的功能模块直接调用软核，是用硬件描述语言或C语言写成，用于功能仿真固核（firmcore），是在软核的基础上开发的，是一种可综合的并带有布局规划的软核。第七十页，共九十八页，编辑于2023年，星期六常用复用方法依靠固核，将电阻晶体管级（RTL级）描述结合具体标准单元库进行逻辑综合优化，形成门级网表，再通过布局布线工具最终形成设计所需的硬核在深亚微米（DSM）下很难用软的RTL综合方法达到设计再利设计方法从电路设计转向系统设计第七十一页，共九十八页，编辑于2023年，星期六设计重心原重心：逻辑综合、门级布局布线、后模拟现重心：系统级模拟，软硬件联合仿真，以及若干个芯核组合在一起的物理设计第七十二页，共九十八页，编辑于2023年，星期六IP可复用第七十三页，共九十八页，编辑于2023年，星期六2、低功耗设计1）降低工作电压：太低工作电压将影响系统性能->不可行方法1：采用空闲（Id1e）模式和低功耗模式：系统处于等待状态或处于低电压低时钟频率的低功耗模式方法2：采用可编程电源第七十四页，共九十八页，编辑于2023年，星期六2）在电路组态结构方面尽可能少采用传统的互补式电路结构互补电路结构每个门输入端具有一对P、NMOS管，形成较大的容性负载，CMOS电路工作时对负载电容开关充放电功耗占整个功耗的百分之七十以上深亚微米的电路结构组态多选择低负载电容的电路结构组态，如开关逻辑，Domino逻辑以及NP逻辑，使速度和功耗得到较好的优化。第七十五页，共九十八页，编辑于2023年，星期六3）低功耗的逻辑设计一个数百兆频率的工作的系统不可能处处都是几百兆频率工作对于电路中那些速度不高或驱动能力不大的部位可采用低功耗的门，以降低系统功耗尽可能用低功耗的单元电路第七十六页，共九十八页，编辑于2023年，星期六4）采用低功耗电路设计技术，MOS输出电路几乎都采用一对互补的P、NMOS管，在开关过程中，在瞬间存在两个器件同时通导，造成很大功耗，对系统级芯片引出腿多，电路频率高，这一现象更存严重，回此在电路设计时应尽可能避免这一问题出现以降低功耗第七十七页，共九十八页，编辑于2023年，星期六

3、可测性设计技术三种方法：（1）并行直接接入技术（2）串行扫描链接入法（3）接入功能测试机构(存储器芯核测试常用)完整的系统级芯片测试应包括芯核内部测试，周围逻辑电路进行跨芯核的测试，以及对用户自定义逻辑电路的测试第七十八页，共九十八页，编辑于2023年，星期六4、深亚微米SOC的物理综合物理综合过程分为初始规划、RTL规划和门级规划三个阶段初始规划阶段，首先完成初始布局，将RTL模块安置在芯片上，并完成I/O布局，电源线规划。根据电路时序分折和布线拥挤程度的分析，设计人员可重新划分电路模块。通过顶层布线，进行模块间的布线。并提取寄生参数，生成精确线网模型，确定各个RTL模块的时序约束，形成综合约束第七十九页，共九十八页，编辑于2023年，星期六RTL规划阶段是对RTL模块进行更精确的面积和时序的估算。通过RTL估算器快速生存门级网表，再进行快速布局获得RTL模块的更精确描述。并基于这种描述对布局顶层布线、管脚位置进行精细调整。最后获得每一RTL模块的线负载模型和精确的各模块的综合约束第八十页，共九十八页，编辑于2023年，星期六门级规划是对每一RTL级模块独立地进行综合优化，完成门级网表，最后进行布局布线。对每一RTL模块和整个芯片综合产生时钟树。还进行时序和线扔挤度分析，如果发现问题，可进行局部修改。由于物理综合过程和前端逻辑综合紧密相连，逻辑综合是在布局布线的基础上进行，因此延迟模型准确，设计反复较少第八十一页，共九十八页，编辑于2023年，星期六5、设计验证硬件/软件协同验证技术第八十二页，共九十八页，编辑于2023年，星期六设计与验证并行的模式

从规格说明(Specification)确定起，采用验证与设计并行的模式，正确预测项目时间进度，及早的发现功能Bug，及时修正RTL代码，实现设计周期的可控性，保证项目进度按时完成第八十三页，共九十八页，编辑于2023年，星期六三：硅加工技术是单片系统设计成功的关键因素CMOS数字逻揖加工工艺掩模工艺系统对存贮器的技术要求第八十四页，共九十八页，编辑于2023年，星期六SOC实例1矽统科技推出的SoC产品SiS550单芯片整合了X86CPU，南桥与北桥及GUI引擎，并支持2D绘图引擎、DFP/TV输出、DSTN、PCI/USB/IDE、六声道音效、LPT/CIR控制器与FlashROM的接口，提供给客户功能最齐全的解决方案。SiS550定位在单一用途、功能简易的IA产品上，如I-Box上网机、Web-Pad、Thin-Client、PocketPC与IPC等第八十五页，共九十八页，编辑于2023年，星期六