硬件平台设计

硬件平台设计2023/5/27硬件平台设计嵌入式系统的软硬件框架嵌入式系统简介串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘等Linux、uCLinux、uC/OS-II、WINDOWSCE等2硬件平台设计嵌入式系统的开发步骤嵌入式系统体系结构设计3硬件平台设计嵌入式系统的开发步骤系统需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重量等因素。体系结构设计：描述系统如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。4硬件平台设计嵌入式系统的开发步骤硬件/软件协同设计：基于体系结构，对系统的软件、硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。系统集成：把系统的软件、硬件和执行装置集成在一起，进行调试，发现并改进单元设计过程中的错误。系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。5硬件平台设计JXARM9-2410教学系统的硬件组成本章将以武汉创维特公司生产的JXARM9-2410教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。6硬件平台设计S3C2410X内部结构图S3C2410X概述7硬件平台设计S3C2410X片上资源ARM920T核、工作频率203MHz；16KB数据Cache，16KB指令Cache，MMU，外部存储器控制器；LCD控制器（支持黑白、灰度、ColorSTN、TFT屏），触摸屏接口；NANDFLASH控制器，SD/MMC接口支持，4个DMA通道；3通道UART、1个多主I2C总线控制器、1个IIS总线控制器；4通道PWM定时器及一个内部定时器；117个通用I/O口；24个外部中断源；8通道10位ADC；实时时钟及看门狗定时器等。两个USB主/一个USB从；8硬件平台设计S3C2410X特性内核:1.8VI/O及存储器:3.3V电源管理模式： Normal、Slow、Idle、Poweroff272-FBGA9硬件平台设计S3C2410X的引脚分布图10硬件平台设计S3C2410X的存储器映射11硬件平台设计总线控制信号S3C2410X的引脚信号描述12硬件平台设计SDRAM/SRAMS3C2410X的引脚信号描述13硬件平台设计NANDFlashS3C2410X的引脚信号描述14硬件平台设计LCD控制信号S3C2410X的引脚信号描述15硬件平台设计中断控制信号S3C2410X的引脚信号描述16硬件平台设计DMA控制信号S3C2410X的引脚信号描述17硬件平台设计UART控制信号S3C2410X的引脚信号描述18硬件平台设计ADCS3C2410X的引脚信号描述19硬件平台设计IIC-BUS控制信号S3C2410X的引脚信号描述20硬件平台设计IIS-BUS控制信号S3C2410X的引脚信号描述21硬件平台设计触摸屏接口控制信号S3C2410X的引脚信号描述22硬件平台设计USB主接口信号S3C2410X的引脚信号描述23硬件平台设计USB从接口信号S3C2410X的引脚信号描述24硬件平台设计SPI接口信号S3C2410X的引脚信号描述25硬件平台设计GPIOS3C2410X的引脚信号描述26硬件平台设计TIMER/PWM控制信号S3C2410X的引脚信号描述27硬件平台设计复位和时钟信号S3C2410X的引脚信号描述28硬件平台设计JTAG测试逻辑S3C2410X的引脚信号描述29硬件平台设计电源S3C2410X的引脚信号描述30硬件平台设计芯片及引脚分析具有大量的电源和接地引脚，应注意电源电压及分配芯片引脚主要有如下几种类型：S3C2410X的引脚主要分为如下几类，即：数字输入（I）、数字输出（O）、数字输入/输出（I/O）、模拟输入/输出输出类型的引脚主要用于S3C2410X对外设的控制或通信，由S3C2410X主动发出，这些引脚的连接不会对S3C2410X自身的运行有太大的影响输入类型的引脚有些直接决定S3C2410X是否可正常运行，设计时应特别注意输入/输出类型的引脚主要是S3C2410X与外设的双向数据传输通道31硬件平台设计最小系统简介1、一个嵌入式处理器是不能独立工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式处理器才可能工作。2、这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统。3、大多数基于ARM9处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以把这部分也归入到最小系统中。

最小系统的设计32硬件平台设计最小系统框图最小系统的设计嵌入式控制器时钟电路调试测试接口复位电路存储器电路电源电路可选，当嵌入式处理器中无存储器时，或需扩充存储器时，需加上。可选，方便调试和测试，一般都加上。33硬件平台设计电源电路-概述最小系统的设计电源系统为整个系统提供能量，是整个系统工作的基础，具有极其重要的地位。电源系统处理的好坏，将直接影响到整个系统的稳定性、可靠性等。多电源系统的设计、电源的分配、印制板设计中电源的设计等，都是必须考虑的。34硬件平台设计电源电路-考虑的因素最小系统的设计1.输入的电压范围、电流；2.输出的电压、最大电流、最大功率；3.输出纹波大小；4.安全因素；5.电池兼容和电磁干扰；6.体积要求；7.成本要求。35硬件平台设计电源电路-需求分析最小系统的设计1、一般是多电源系统，I/O一般为3.3V供电，内核为2.5V（S3C44B0）、1.8V（S3C2410）或1.25V（PXA255）供电，有可能还包含5V或12V等电源；2、一般将数字电源和模拟电源分别供电；3、要求电源纹波比较小，一般采用LDO供电；36硬件平台设计电源电路-芯片选型最小系统的设计1、有很多厂家均生产LDODC-DC转换芯片，如Maxim、Linear、Sipex、TI、Microchip等；2、转换到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等；3、转换到3.3V的芯片有LT1083（7.5A）、LT1084（5A）、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；37硬件平台设计电源电路-参考电路最小系统的设计38硬件平台设计时钟电路最小系统的设计1、主时钟电路2、RTC时钟电路3、主时钟及USB时钟滤波时钟电路用于向CPU及其它电路提供工作时钟，在该系统中，S3C2410X使用无源晶振，晶振的接法如下图所示主时钟电路RTC时钟电路主时钟及USB时钟滤波39硬件平台设计时钟电路最小系统的设计1、根据S3C2410X的最高工作频率以及PLL电路的工作方式，选择12MHz的无源晶振。12MHz的晶振频率经过S3C2410X片内的PLL电路倍频后，可达到202.8MHz的频率。2、片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。40硬件平台设计复位电路最小系统的设计由RC电路及施密特触发器组成：41硬件平台设计JTAG调试接口电路最小系统的设计1、JTAG(JointTestActionGroup，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。2、目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。3、标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。4、JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-SystemProgrammable在系统编程）功能，如对FLASH器件进行编程等。5、通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。42硬件平台设计JTAG调试接口电路-14针接口及定义43硬件平台设计JTAG调试接口电路-20针接口及定义44硬件平台设计JTAG接口电路设计－接口电路最小系统的设计必须接上拉20针JTAG接口45硬件平台设计SDRAM接口电路设计－SDRAM简介与Flash存储器相比较，SDRAM不具有掉电保持数据的特性，但其存取速度大大高于Flash存储器，且具有读/写的属性，因此，SDRAM在系统中主要用作程序的运行空间，数据及堆栈区。当系统启动时，CPU首先从复位地址0x0处读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAM中运行，以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在SDRAM中。SDRAM具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中。SDRAM的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。S3C2410X在片内具有独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口。46硬件平台设计SDRAM接口电路设计－SDRAM选型1、目前常用的SDRAM为8位/16位的数据宽度，工作电压一般为3.3V。主要的生产厂商为HYUNDAI、Winbond等。他们生产的同型器件一般具有相同的电气特性和封装形式，可通用。本系统中使用Winbond的57V561620或W982516。57V561620存储容量为4组×4M字节，工作电压为3.3V，常见封装为54脚TSOP，兼容LVTTL接口，支持自动刷新（Auto-Refresh）和自刷新（Self-Refresh），16位数据宽度。最小系统的设计47硬件平台设计SDRAM接口电路设计－57V561620引脚分布最小系统的设计48硬件平台设计最小系统的设计SDRAM接口电路设计－57V561620引脚信号描述49硬件平台设计SDRAM接口电路设计－SDRAM接口电路最小系统的设计50硬件平台设计FLASH接口电路设计－FLASH简介Flash存储器是一种可在系统（In-System）进行电擦写，掉电后信息不丢失的存储器。它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。作为一种非易失性存储器，Flash在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。最小系统的设计51硬件平台设计FLASH接口电路设计－FLASH选型常用的Flash为8位或16位的数据宽度，编程电压为单3.3V。主要的生产厂商为INTEL、ATMEL、AMD、HYUNDAI等。本系统中使用INTEL的TE28F128J3A。TE28F128J3A存储容量为16M字节，工作电压为3.3V，采用56脚TSOP封装或48脚FBGA封装，16位数据宽度。TE28F128J3A仅需单3.3V电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对Flash进行编程（烧写）、整片擦除、按扇区擦除以及其他操作。最小系统的设计52硬件平台设计FLASH接口电路设计－TE28F128J3A引脚分布最小系统的设计53硬件平台设计FLASH接口电路设计－TE28F128J3A引脚信号描述最小系统的设计54硬件平台设计FLASH接口电路设计－FLASH接口电路最小系统的设计55硬件平台设计S3C2410X扩展系统S3C2410X最小系统+SDRAM+FLASH电路可构成一个完全的嵌入式系统可运行于SDRAM中的程序，也可以运行FLASH中的程序程序大小可以很大，如果将程序保存到FLASH中，掉电后不会丢失，因此，既可以通过JTAG接口调试程序，也可以将程序烧写到FLASH，然后运行FLASH中的程序在此基础上加入必要的接口及其他电路，就构成了具体的S3C2410X应用系统外设及系统总线56硬件平台设计串口接口电路设计－串口简介几乎所有的微控制器、PC都提供串行接口，使用电子工业协会（EIA）推荐的RS-232-C标准，这是一种很常用的串行数据传输总线标准。早期它被应用于计算机和终端通过电话线和MODEM进行远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离，近距离也采用该通信方式。在近距离通信系统中，不再使用电话线和MODEM，而直接进行端到端的连接。RS-232-C标准采用的接口是9芯或25芯的D型插头，以常用的9芯D型插头为例，各引脚定义下所示：外设及系统总线57硬件平台设计串口接口电路设计－串口芯片选型要完成最基本的串行通信功能，实际上只需要RXD、TXD和GND即可，但由于RS-232-C标准所定义的高、低电平信号与S3C2410X系统的TTL电路所定义的高、低电平信号完全不同。TTL的标准逻辑“1”对应2V～3.3V电平，标准逻辑“0”对应0V～0.4V电平，而RS-232-C标准采用负逻辑方式，标准逻辑“1”对应-5V～-15V电平，标准逻辑“0”对应+5V～+15V电平，显然，两者间要进行通信必须经过信号电平的转换。目前常使用的电平转换电路为Sipex公司的SP3232E。外设及系统总线58硬件平台设计串口接口电路设计－SP3232E引脚分布外设及系统总线59硬件平台设计串口接口电路设计－串口接口电路RS232电平TTL电平外设及系统总线60硬件平台设计IIC接口电路设计－IIC简介IIC总线是一种用于IC器件之间连接的二线制总线。它通过SDA（串行数据线）及SCL（串行时钟线）两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件：不管是微控制器、存储器、LCD驱动器还是键盘接口。带有IIC总线接口的器件可十分方便地用来将一个或多个微控制器及外围器件构成系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由于连接线和连接引脚少，因此其构成的系统价格低，器件间总线简单，结构紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上，也能很方便地确定总线的时钟，因此在嵌入式系统中得到了广泛的应用。S3C2410X内含一个IIC总线主控器，可方便地与各种带有IIC接口的器件相连。在本实验系统中，外扩一片KS24C08作为IIC存储器。KS24C08提供1K字节的EEPROM存储空间，可用于存放少量在系统掉电时需要保存的数据。外设及系统总线61硬件平台设计IIC接口电路设计－IIC接口电路外设及系统总线62硬件平台设计印刷电路板设计注意事项印刷电路板的设计S3C2410X的片内工作频率为60MHz，因此，在印刷电路板的设计过程中，应该遵循一些高频电路的设计基本原则，否则会使系统工作不稳定甚至不能正常工作。印刷电路板的设计人员应注意以下几个方面：注意电源的质量与分配。同类型信号线应该成组、平行分布。63硬件平台设计电源质量与分配印刷电路板的设计电源滤波为提高系统的电源质量，消除低频噪声对系统的影响，一般应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上滤波器，以消除电源的噪声，常用的方法是在这些位置加上几十到几百微法的电容。同时，在系统中除了要注意低频噪声的影响，还要注意元器件工作时产生的高频噪声，一般的方法是在器件的电源和地之间加上0.1uF左右地电容，可以很好地滤出高频噪声的影响。64硬件平台设计电源质量与分配印刷电路板的设计电源分配实际的工程应用和理论都证实，电源的分配对系统的稳定性有很大的影响，因此，在设计印刷电路板时，要注意电源的分配问题。在印刷电路板上，电源的供给一般采用电源总线（双面板）