第五章时序逻辑电路2

第五章时序逻辑电路5.1概述5.2时序逻辑电路的分析方法5.3若干常用的时序逻辑电路5.4时序逻辑电路的设计方法5.2时序逻辑电路的分析方法5.2.1同步时序逻辑电路的分析方法5.2.2时序逻辑电路的状态转换表、状态转换图和时序图5.2.3异步时序逻辑电路的分析方法5.3若干常用的时序逻辑电路5.3.1寄存器和移位寄存器5.3.2计数器5.3.3顺序脉冲发生器5.3.4序列信号发生器5.4时序逻辑电路的设计方法5.4.1同步时序逻辑电路的设计方法5.4.2时序逻辑电路的自启动设计*5.4.3异步时序逻辑电路的设计方法5.1概述时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关图5.1.1串行加法器串行加法：是指将两个多位数相加时，采取从低位到高位逐位相加的方式完成加运算。全加器∑存储器构成的存储电路时序电路的特点：第一，时序电路通常包含组合电路和存储电路两个部分，存储电路是必不可少的。第二，存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。图5.1.2时序逻辑电路的结构框图输入信号输出信号存储电路的输入信号存储电路的输出信号（5.1.1）输出方程驱动方程（或激励方程）（5.1.2）状态方程（5.1.3）表示存储电路中每个触发器的次态表示存储电路中每个触发器的现态向量函数形式时序逻辑电路的划分根据存储电路中触发器的动作特点不同，时序逻辑电路分为：同步时序电路和异步时序电路触发器状态变化在同一时钟信号操作下同时发生触发器状态变化不是同时发生的根据输入信号的特点，时序电路划分为:米利（Mealy)型和穆尔（Moore）型。输出信号不仅取决于存储电路的状态，与还取决于输入变量输出信号仅仅取决于存储电路的状态时序机：用输入信号和电路状态（状态变量）的逻辑函数去描述时序逻辑电路功能的方法。5.2时序逻辑电路的分析方法5.2.1同步时序逻辑电路的分析方法同步时序逻辑电路的一般分析方法（1）从给定的逻辑图中写出每个触发器的驱动方程（2）把得到的这些驱动方程代入相应触发器特性方程，得出每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的状态方程组。（3）根据逻辑图写出电路的输出方程。【例5.2.1】试分析图5.2.1时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程。（4）由输出方程和状态方程，列出状态转换表或状态转换图，综合分析逻辑功能。图5.2.1例5.2.1的时序逻辑电路解：①从图5.2.1给定的逻辑图可写出电路的驱动方程为：1Q2Q3Q1Q1.Q3Q1Q2Q2（5.2.1）②将式5.2.1代入JK触发器的特性方程中，得到电路的状态方程：（5.2.2）③根据逻辑图写出输出方程为：（5.2.3）式中的均表示触发器的现态，即5.2.2时序逻辑电路的状态转换表、状态转换图和时序图用于描述时序电路状态转换全部过程的方法有状态转换表（也称状态转换真值表）、状态转换图和时序图等几种。一、状态转换表若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。如此继续下去，把全部的计算结果列成真值表的形式，就得到了状态转换表。【例5.2.2】试列出图5.2.1电路的状态转换表解：电路没有输入逻辑变量，属于穆尔型时序电路设电路的初态，代入（5.2.2）和（5.2.3）得到作为新的初态，代入（5.2.2）和（5.2.3）得到如此继续，返回最初设定的状态。得到如表5.2.1的状态转换表表5.2.1图5.2.1电路的状态转换表10001111000011001110101010010001110011001000101000100000Y将，代入（5.2.2）、（5.2.3）式计算得到得到完整状态转换表表5.2.2图5.2.1电路状态转换表的另一种形式00001111100000710116010150001401103001020100100000YCP的顺序这种唤状态顷转换摩表给独出了俩在一款系列命时钟徐信号瞧作用据下电梯路状居态转遮换的点顺序选。进位边脉冲玻输出揪端从状宫态转匀换表叠可以绣分析狭此电兔路的贵逻辑罢功能葱为：令七进丛制计州数器二、桂状态判转换岂图图5.2.2图5.2.1电路的状态转换图圆圈鞠表示脏电路抛的各犯个状绑态箭头狂表示精状态厉的转阳换方病向在箭药头旁结注明劣了状番态转督换前炸的输佣入变足量取蜂值和涂输出猜值。攀通常倍将输耳入变五量取推值写猫在斜境线以贯上，获将输旅出值内写在诉斜线世以下景。三、朴时序虏图时序忽图：抱在时限钟脉在冲序卸列作烂用下稀，电肠路状曲态、筐输出康状态丙随时弓间变度化的赏波形订图。图5.2.3图5.2.1电路的时序图00000时钟总下降程沿触使发器殿状态短变化110002010031100400105101060111【例严5.滤2.3】分亚析图爸5.抱2.4时序强逻辑辆电路举的逻广辑功香能，集写出跃电路心的驱恋动方手程、愉状态苹方程孔和输毒出方忘程，寒画出艳电路粪的状神态转伸换图听。图5.2.4例5.2.3的时序逻辑电路解：顿从给恨定的捧电路担图写拌出驱堂动方单程：（5.2.4）将式（5.2.4）代入D触发器的特性方程，得到电路的状态方程：（5.2.5）从图5.朗2.降4电路燥图写饼出输鬼出方忍程为疑：（5.2.6）表5.2.3图5.2.4电路的状态转换表01/010/000/011/1111/000/110/001/0010110100YA表中改的数甩值用板式（5.户2.者5）和送（5.敏2.阻6）计浴算得浇到根据岸表5.膨2.违3画出谣的电旨路状迎态转堵换图赵，如讨图5.除2.谱5所示图5.2.5图5.2.4电路的状态转换图图5.僵2.使4电路芳可以写作为岗可控阀计数尸器使收用A=口0时是杆一个危加法居计数湾器A=饶1时是矩一个略减法幼计数泊器*5.侮2.符3异步倡时序遣逻辑咽电路骑的分掩析方会法在异谅步时矿序电妹路中各，每面次电圈路状款态发蓬生转烤换时拒不是宰所有诉触发初器都密有时店钟信感号。孔有时侵钟信蜘号的旷触发娱器才沿需要模用特惹性方谷程去顿计算挨次态森，而棋没有摄时钟菜信号抢的触包发器赞保持鞋原来浑状态为不变配。【例5.印2.控4】已知狭异步圆时序渡电路迁的逻泽辑图阁如图5.油2.棚6所示梅，试梯分析秩它的现逻辑贝功能况，画泉出电丹路的益状态蚊转换缘瑞图和踏时序翻图。价触发背器和爬门电熟路均典为TT嚼L电路背。解：粒根据脚逻辑岗图可撒写出船驱动茅方程间为图5.2.6例5.2.4的异步时序逻辑电路（5.2.7）将式袍（5.涝2.棒7）代计入JK触发哑器的却特性诸方程度，得退电路姻的状笋态方暖程Cp表示时钟信号，不是逻辑变量。对下降沿动作的触发器，cp=1表示时钟输入端有下降沿到达；对上升沿动作的触发器，cp=1表示时钟输入端有上升沿到达。cp=0表示没有时钟信号到达，触发器保持原来状态不变。根据劲电路歼图写锅出输网出方符程为（5.2.8）011010000101100010019011110001801000111070110101106010001010501111001040100011003011010100201000100010000000000cp0cp1cp2cp3Q0Q1Q2Q3输出C时钟信号触发器状态cp0的顺序表5.2.4图5.2.6电路的状态转换表图5.末2.盘6中有4个触表发器辽，状君态组蒜合有16种，葡需要掌分别竹求出盘其余6种状款态下概的输临出和高次态结。完种整的孟电路欺状态赛转换池图如术图5.父2.犬7所示图5.2.7图5.2.6电路的状态转换图状态瓶转换忌图表芳明，寇当电匆路处号于表5.惜2.符4中所沾列10种状膀态以早外的涂任何棕一种疏状态定时，央都会蜻在时促钟信蓝号作讨用下括最终酿进入凉表5.丘2.集4中的简状态诱循环雀中去谢。具侦有这璃种特核点的泛时序风电路夜叫做运能够弱自启圆动时坑序电点路。逻辑士功能瞒为异肚步十伶进制米加法敞计数侮器5.需3若干刺常用抚的时论序逻遣辑电追路5.喝3.逮1寄存询器和观移位琴寄存麦器寄存虑器是引一种提常用菌的时君序逻免辑电虽路，封广泛昏应用巩于各栗类数堵字系情统和序数字峡计算裁机中矿。寄存驳器用侦于寄蝴存一膜组二矩值代掏码，亭寄存栏器的位存储割电路撒由触严发器筒组成默，一里个触震发器扰能够蔽储存1位二丽值代莫码，N个触逮发器狡组成摆的寄故存器情能储统存一针组N位的煌二值北代码稠。寄存森器中意的触咐发器的只要奏求具缺有置1、置0的功泊能，零因此估同步RS触发返器、杰主从窝结构陕或边烟沿触补发结棕构的讨触发铺器，颜都可迅以组宰成寄剖存器郑。一、网寄存施器图5.3.174LS75的逻辑图由同泄步RS触发眯器构尚成CP叛=1期间Q端的验状态贡输出驶跟随D端状困态而左变11DDDDDDDDCP宗=0以后原，Q端将必保持CP变为偶低电敢平时D端的共状态垄。图5.3.274LS175的逻辑图由维沈持阻皱塞触续发器栋组成触发龙器输欧出端辩的状暖态仅木仅取街决于CP上升拳沿到怒达时覆刻D端的皂状态税。图5.3.3CC4076的逻辑图CC粉40戚76是三驳态输增出的4位寄收存器惊，寄冰存4位二窄值代本码。LDA+L屋DB=1时，月电路班装入睁数据LDA+L挠DB=0时，魄电路集处于昆保持氏状态ENA=ENB=0时，电路处于工作状态ENA或ENB为高电平，电路处于高阻态异步印复位最端，塘将寄龟存器峰中数忽据直拖接清多除二、藏移位然寄存白器移位咐寄存哲器除婚了具惯有存维储代北码的辣功能劳，还摩有移完位功歉能移位合功能痒是指览寄存锣器里兵存储晚的代好码能愚在移华位脉丹冲的紧作用扬下依投次左邮移或婆右移气。实现锈数据揉的串践行—并行强转换惩、数仙值运水算及确数据恒处理翅等图5.3.4用D触发器构成的移位寄存器总的凝效果童相当傅于移播位寄悬存器炊里原游来代遮码依途次右觉移移反位Q0Q1Q2Q3上升得沿到眉达DDQ0Q1Q2例如某，在4个时今钟周膏期内德输入猜代码摘依次卸为10誓11，而怜移位爪寄存炸器的茫初始竞状态侦为Q0Q1Q2Q3=0垮00或0，在神移位巴脉冲载作用膨下，夸移位扛寄存粮器代匙码的唉移动显情况胞如表5.留3.叹1所示表5.3.1移位寄存器中代码的移动状况101114010113001002000111000000Q3Q2Q1Q0DIcp图5.3.5图5.3.4电路的电压波形图5.3.6用JK触发器构成的移位寄存器图5.倾3.毅6是用JK触发略器组伐成的4位移邀位寄麻存器传，它商和图5.训3.结4电路闸具有艘同样税的逻跨辑功发能。图5.3.74位双向移位寄存器74LS194A的逻辑图并行输入111左移011右移101保持001置零××0工作状态S0S1RD表5.3.2双向移位寄存器74LS194A的功能表正常工作时，RD处于高电平图5.3.8用两片74LS194A接成8位双向移位寄存器一片的Q3接至另一片的DIR端，而将另一片的Q0接到这一片的DIL，同时把两片的S1、S0、CP和RD分别并联【例5.犬3.枝1】试分右析图5.辨3.沟9的逻占辑功慢能图5.3.9例5.3.1的电路电路误由两杜片4位加渡法器74铁28站3和4片移狸位寄墨存器74葱LS妖19烈4A组成接成一个8位并行加法器接成两个8位的单向移位寄存器是两孩个8位移拢位寄这存器抓里内为容相伯加电狸路图5.3.10例5.3.1电路的波形图t革=捷t1，S1=S0=1，移芹位寄炸存器揉处于厨数据戴并行舱输入狮工作豆状态板，M、N的数挡值分绩别存嫂入两诞个移惯位寄芽存器胜中t删=浆t2以后足，M、N同时嫩右移移一位泛。相肿当于挠两数照各乘装以2。t询=窃t4以后淘，M又右蕉移两去位，窃相当厘于M×干8，N×新2。两数造经加援法器床相加封后得四到：Y=营M×抓8+构N×暴25.骨3.销2计数妻器计数月器——用以毫统计捡输入违脉冲CP个数左的电弃路。计数矿器的搭分类桂：（1）按飘计数氧器中绣触发铲器翻团转是耀否同时堵进行分为傻同步诵计数异器和慎异步头计数叫器（2）按锦数字绞的增英减趋腊势可监分为蜓加法本计数砖器、半减法殖计数者器和图可逆逆计数朽器。（3）按菌计数月器中领数字里的编励码方根式分狮为二禽进制左计数稀器、喝二—十进瓶制计姑数器掀、循驰环码岛计数赌器等叶。（4）按博计数甩器的趟容量粗分类造，如兴十进别制计店数器句、六鞠十进学制计眉数器一、膝同步色计数牲器1.同步猾二进绵制计挽数器目前箭生产逐的同钓步计柿数器御芯片察基本偷上分副为二跑进制堤和十秘进制雕两种101101111011100﹢改变确状态状态诱未变T触发丢器构连成的猴同步缩慧计数雪器，宿每次CP信号股到达竖时应令使该努翻转高的那职些触浙发器葱控制鸦端Ti=1，不丝式该翻贴转的Ti=0T′触发牺器构闷成的膛同步咳计数厕器，膜每次窄计数麻脉冲量到达胡时只酒能加旅到该巾翻转库的那胀些触交发器仍的CP输入漠端上安，而凑不能尾加给占那些嚷不该过翻转错的触怒发器计数山器用T触发况器构急成时予，第i位触原发器匪输入吹端的别逻辑食式为绑：（5.3.1）只有疯最低蓄位例袖外，饰按照池计数否规则狭，每佣次输糟入计则数脉牢冲时钢它都易要翻端转，宇故T0=1图5.服3.从11所示楚电路哗就是蒙按式爆（5.扛3.扣1）接伏成的4位二技进制皮同步暮加法匪计数舍器。图5.3.11用T触发器构成的同步二进制加法计数器各触拿发器翅的驱演动方抱程为寒：（5.躬3.毕2）电路狠的状求态方赵程为丸：（5.锐3.辅3）电路醉的输茄出方胃程为卸：C断=危Q0Q1Q2Q3（5.靠3.龄4）根据幅式（5.规3.驾3）和侦（5.谁3.缺4）求椒出电盒路的植状态涛转换营表电路示状态000000161151111150140111140131011130120011120111101110100101100910019080001807111070601106051010504001040311003020100201100010000000Q0Q1Q2Q3进位输出C等效十进制数计数顺序表5.崭3.码3图5.日3.辟11电路曲的状计态转棒换表利用档第十走六个划计数减脉冲松到达抢时C端电贿位的清下降懂沿可筑作为耻向高扇位计攻数器碎电路升进位忽的输胞出信兽号。十六队进制钻计数庙器电维路图5.3.12图5.3.11电路的状态转换图图5.3.13图5.3.11电路的时序图f0/4f0f0/2f0/8f0/1算6针对乐计数止器的梢这种他分频侵功能哪，也什把它竹叫做锁分频月器。计数像器中竟能计盯到的锹最大煎数称孟为计凶数器萄的容结量，曾它等椒于计茅数器愈所有谷各位继全为1时的绢数值蛮。N位二批进制狭计数吊器的反容量浮等于2n-1图5.3.144位同步二进制计数器74161的逻辑图LDD0~D3—数据琴输入猴端C—进位梢输出骡端D0D1D2D3CEP和ET多—工作耳状态榨控制芦端RD—异步置零（复位）端EPETLD—预置数控制端，RD=1、LD=0时，电路工作在预置数状态RD=LD=1时而EP=0、ET=1时，电路工作在保持状态RD=LD=1=EP=ET=1时，电路工作在计数状态表5.域3.内4刑4位同纹步二辩进制择计数哈器74己16山1的功延能表计数1111保持（C=0）0×11×保持1011×预置数××01置零×××0×工作状态ETEPLDRDCP可利泊用C端输吗出的思高电抄平或构下降厚沿作场为进味位输山出信蔽号74瞎LS梁16种1在内足部电款路结色构形光式上奔与74燥16证1有些布区别筐，但眠外部指引线拒的配边置、嫌引脚杏排列拦以及换功能骂表都轻和74浑16蕉1相同摔。有些同步计数器（74LS162、74LS163）是采用同步置零方式，RD出现低电平后要等CP信号到达时才能将触发器置零图5.怎3.台15用T′触发元器构压成的笑同步牲十六痒进制上加法掉计数回器CC夫45煌20CMOS集成电路，将D触发器接成T′触发器（令D=Q）每个赵触发护器的盟时钟舰信号钉可表烤示为（5.扮3.芒5）CPi表示程一个藏完整细的时危钟脉劳冲，垄式中肥的CP表示溜计数强器的去计数怪输入桌脉冲二进语制减浆法计绕数规洗则：列在n位二号进制搜减法锦计数擦器中穴，只牙有当叔第i位以罚下各鹅位触倍发器桐同时庸为0时，感再减1才能胁使第i位触纪发器撞翻转用T触发钢器组东成同夸步二梳进制腰减法纠计数勤器时课，第i位触文发器琴输入古端Ti的逻喝辑式矛为（5.疗3.赠6）用T′触发疾器组伪成同外步二分进制码减法烘计数送器时仅，各麻触发阅器的悦时钟茶信号客可写浅成（5.痒3.科7）图5.后3.效16用T触发偿器接特成的同步智二进徐制减晶法计器数器图5.作3.吗16电路悬是根据另式（5.闹3.伐6）接刻成的洒同步由二进油制减亲法计传数器胆电路T触发涌器是撒将JK触发旁器的J和K接在姻一起唤作为T输入阵端（J=周K=加T）CM剩OS集成灵电路CC玻14亿52吉6就是洞按图5.思3.秃16的基雪本原般理设夸计成缸的4位二竹进制表同步泄减法趣计数雷器。斜具有掀减法龄计数碧、预安置数民和异拼步置五零等著功能荒。图5.可3.刺17单时败钟同练步十石六进收制加/减计栋数器74尖LS报19混1（5.3.8）各个炎触发唱器输并入端愈逻辑容式为（5.3.9）可逆填计数层器74皇LS央19宴1逻辑挑图如分图5.籍3.炒17所示.电路计数状态时（S=0、LD=1）表5.兔3.撒5同步赖十六奔进制舟加/减法纽奉计数壤器74衬LS扁19齐1的功扎能表减法计数110加法计数010预置数×0××保持×11×工作状态U/DLDSCPI图5.3.17电路只有一个时钟信号（计数脉冲）输入端，电路的加、减由U/D电平决定，所以称这种电路结构为单时钟脉冲倘若骗加法担计数极器脉沙冲和乘减法定计数愁器脉阳冲来狮自两绑个不畜同的晶脉冲浴源，朴则需催要使鼓用双军时钟肃结构沟的加/减计两数器驳计数图5.协3.皱18同步激十六盛进制泻加/减计急数器74葱LS冤19贡1的时扎序图图5.匀3.顺19双时造钟同那步十翁六进粉制加/减计挂数器74梅LS失19拴3图中4个触雹发器毛均工见作在T=恳1状态CPU端有荡计数钩脉冲淡时，嚼计数荐器做按加法沙计数异；CPD端有鲁计数脉脉冲熊时，朽做减飞法计东数。加到CPU和CPD上的配脉冲深在时税间上狱应该捉错开RD=1时，饲触发椅器置厕成Q=护0状态LD=0（同时RD=0），预置数2.同步省十进株制计哥数器图5.3.20同步十进制加法计数器电路电路座的驱浴动方对程为电路泽由T触发印器组牛成（5.爷3.船10）电路患的状迈态方须程为（5.连3.匪11）图5.典3.捕21图5.杯3.判20电路晃的状挎态转竖换图由状缺态转叨换图饰上可漆见，耕电路析是能炕够自熟启动捡电路图5.膨3.盒22同步室十进居制加扁法计底数器74帝16蜻0的逻活辑图在5.辟3.矛20电路红基础要上增怪加了警预置演数、机异步饭置零墨和保刻持功催能74劣16绩0的功杯能表货与74仙16穿1的功殃能表窑相同渐，不收同仅恼在于74光16胡0是十葡进制伯而74洲16队1是十轻六进吹制图5.区3.君23同步崖十进翻制减规法计甚数器电路凳的驱捐动方辰程（5.扔3.锅12）电路串的状偿态方毙程（5.宗3.甩13）根据寒式（5.胃3.言13）可挎列出丢状态珍转换悲表，杂并可夕画出5.躺3.识24的状捧态转滋换图图5.3.24图5.3.23电路的状态转换图根据阔图5.梯2.危23电路浓的原往理制舟成的果同步算十进英制减恳法计醋数器叶芯片撞有CC诱14胖52停2等。轿这类滨集成帅电路促还附拐加有察预置旨数、青异步沸置零苦等功明能。图5.错3.糊25单时烟钟同杀步十修进制凶可逆把计数摇器74险LS们19础0的逻碌辑图U/D=0时做加法计数U/D=1时做减法计数单时面钟类厨型：74轧LS童19穗0、74鼠LS欢16旬8、CC粮45薄10等双时副钟类皱型：74抱LS崖19卧2、CC闯40垒19同2等二、忍异步哲计数闪器1.异步夜二进斤制计不数器异步尝计数待器在辩做“厘加1”计数阿时是踩采取届从低巩位到筐高位贱逐位政进位谱的方旺式工叫作。拒因此佣，其露中的哄各个耀触发符器不宪是同巧步翻纯转的衔。按照照二进温制加提法计糠数器盲规则干，每喝一位河如果森已经泉是1，则界再记没入1时应盖变为0，同站时向店高位亦发出梳进位贝信号旷，使秤高位述翻转扎。若使锣用下星降沿件动作附的T′触发高器组甚成计野数器派，则情只要类将低践位触启发器降的Q端接蓝至高誓位触箭发器闻的时盈钟输杨入端说就行栽了。件当低轮位由1变为0时，Q端的瓦下降穗沿正鹊好可爱以作柳为高压位的脾时钟京信号统。图5.3.26下降沿动作的异步二进制加法计数器图5.3.27图5.3.26电路的时序图T′触发矩器是挣令JK触发谈器的J=钓K=超1得到触发帮器输奋出端渔新状纤态的声建立与比CP下降迫沿滞庙后一套个传此输延基迟时慎间tpd若用上升沿触发的T′触发器组成，则每一级触发器的进位脉冲应改由Q端输出按照旺减法肝计数毒规则毅，若齿低位造触发央器已表经为0，则跪再输航入一恰个减还法计签数脉加冲后对应翻范成1，同跌时向纯高位根发出讽错位迫信号猪，使知高位享翻转图5.3.28下降沿动作的异步二进制减法计数器异步希二进坛制减苹法计睁数器市和异占步二蚊进制岛加法倾计数玩器将锁低位渠触发促器的佳一个继输出跑端接肿到高堡位触大发器相的时鸣钟输面入端筐组成错的。采用下降沿动作的T′触发器，加法计数器以Q端为输出端，减法计数器以Q端为输出端；采用上升沿动作的T′触发器时，情况正好相反。图5.3.29图5.3.28电路的时序图目前革常见纯的异捉步二淋进制削计数谦器有4位（74着LS最29融3、74婚LS恩39根3、74牵HC舌39功3等）场、7位（CC承40企24等）拣、12位（CC岸40姑40等）碰、14位的佛（CC叫40偶60等）潮几种恐类型2.异步衰十进郊制计朵数器异步微十进章制加优法计从数器酬是在4位异娃步二郑进制激加法词计数法器的适基础亡上加坝以修碍改而刃得到趣的。浪解决壮如何跨使4位二离进制侨计数忙器在轻计数既过程骑中跳阿过从10兰10到11流11这6个状欠态图5.3.30异步十进制加法计数器的典型电路图5.糠3.匹31图5.危3.京30电路航的时苏序图图5.3.32二—五—十进制异步计数器74LS290的逻辑图二进裳制计辜数器—以CP0为计草数输呢入端拜、Q0为输抱出端五进底制计起数器—以CP1为计途数输烦入端脱、Q1、Q2、Q3为输核出端十进龟制计法数器—C虫P1与Q0相连馅，同慨时以CP0为计渔数输嚼入端目，Q0、Q1、Q2、Q3为输前出端置零置9和同指步计描数器修相比视，异福步计销数器按具有筒结构建简单晨的优男点缺点躬：1、工靠作频笨率比淘较低亡。2、在纽奉电路屿状态誓译码券时存夹在竞响争—冒险晶现象训。三、筒任意姥进制剧计数土器的车构成的方法假定虏已有铺的是N进制凯计数犬器，咱而需缴要得驾到的港是M进制霞计数杂器。宝有M<兰N和M乞>谢N两种缠情况1.哥M灾<礼N的情帽况在N进制末计数锁器的内顺序撤计数收过程拳中，沈设法就使之找跳跃N-居M个状捧态，乎就可脏以得概到M进制自计数雁器实现虾跳跃叙的方铜法有步置零艰法（副或称诊复位两法）理和置榆数法箭（或夜称置漠位法澡）两贞种，缺如图5.糖3.贡33所示图5.3.33获得任意进制计数器的两种方法（a）置零法（b）置数法置零法：置零信号RD应该取自要求进制的M状态。置数法：适用于有预置数功能LD的计数器，它是通过给计数器置入某个数值的方法跳过N-M状态，形成M进制计数器【例5.数3.卖2】试利拳用同岛步十型进制指计数盛器74市16谅0接成箩同步笔六进差制计恢数器删。解：图5.3.34用置零法将74160接成六进制计数器图5.3.35图5.3.34电路的状态转换图当Q3Q2Q1Q0=0110（即SM）状态，担任译码器的门G输出低电平信号给RD端，将计数器置零，回到0000状态置零亏信号岁持续炕时间事极短关，容屡易导亭致电叨路误路动作图5.祝3.松36图5.胆3.挡34电路地的改箱进为防堵止电快路误播动作冈，在尊图5.岛3.遗34的G门输绩出端立增加超基本RS触发吧器，敏如图5.逢3.膛36所示挂。该电路使加到计数器RD端置零信号宽度与计数脉冲高电平宽度相等，使电路工作可靠。图5.周3.组37用置抚数法哈将74载16找0接成陪六进垫制计弟数器（a）置欠入00申00（b）置最入10劫01（a）（b）74勒16赤0的预苹置数痒是同灿步的废，提丧高了序电路礼的可裹靠性图5.谊3.赞38图5.您3.蓄37电路覆的状端态转赴换图2.暑M粥>N的情缠况连接处方式扰分为沃串行忧进位骨方式抽、并闻行进奥位方转式、炒整体压置零牙方式加和整活体置占数方萌式若M可以寺分解辜成两响个小旁于N的因秒数相西乘，泊即M=范N1×N2，则便可采材用串值行进之位或绪并行鹿进位腊方式冤将一唇个N1进制秤计数泉器和指一个N2进制残计数狠器连模接起荒来，纤构成M进制雕计数抹器。串行给进位吃方式:以低汉位片画的进献位输务出信竭号作晒为高橡位片炮的时岁钟输垦入信句号。并行永进位改方式:以低目位片膜的进伐位输陕出信选号作下为高裙位片告的工拐作状劳态控臭制信顿号（胀计数阳器的坚使能侵信号穴），反两片棉接同首一时瞧钟信役号。【例5.矿3.侦3】试用灶两片潜同步别十进床制计乒数器龟接成呀百进怨制计学数器版。图5.3.39例5.3.3电路的并行进位方式以第菌（1）片山的进幼位输便出C作为砍第（2）片恶的EP和ET输入希，每当辞第（1）片耳计成9（10熄01靠)时C变为1，下助一个CP信号芒到达俘时第议（2）片模为计乘数工糠作状刃态，巧计入1，而证第（1）片责计成0（00栗00），前它的C端回部到低遭电平宰。解：图5.3.40例5.3.3电路的串行进位方式两片我的EP和ET恒为1，都批工作抗在计芝数状傲态第（1）片冠每计歪到9（10恩01判)时C变为1，经搅反相艺器后概使第困（2）片骨的CP为低柱电平程。下命一个现计数念输入丢脉冲毁到达恶后，嫌第（1）片疮计成0（00香00）状栋态，C端跳嚷回低齐电平笑，经似反相闷后使内第（2）片烟为的工输入跨端产船生一抹个正羞跳变捉，于钥是第于（2）片刊计入1。可窄见两饭片74驱16湖0不是笛同步肺工作谣的。在N1、N2不等笨于N时，串可以择先将谅两个N进制舟计数捏器分容别接睛成N1进制顿计数膊器和N2进制握计数哀器，沙然后兴再以屯并行躲进位盼方式滑或串渴行进芒位方袋式将蕉它们饺连接肾起来首。当M为大宅于N的素怕数时专，采阶取整甩体置姜零方螺式或诸整体环置数蠢方式弹构成M进制玩计数讨器。整体置零方式，首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计数器计为M状态时译出异步置零信号RD=0，将两片N进制计数器同时置零。整体置数方式,首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在选定的某一状态下译出LD=0信号，将两个N进制计数器同时置入适当的数据跳过多余状态，获得M进制计数器。要求已有计数器本身必须具备预置数功能。【例5.椒3.冈4】试用河两片代同步拍十进俗制计射数器74顾16躁0接成我二十数九进罪制计晃数器榆。解：图5.3.41例5.3.4电路的整体置零方式首先苗将两恳片74陡16尿0以并搬行进吊位方卸式连快成一肢个百偶进制寒计数椅器计数滋器从程全0状态穿开始限计数邻，计宾入29个脉祝冲时买，经垦门G1译码朴产生貌低电箩平信科号将沿两片74蔬16灯0同时目置零吊，得诸到二厉十九惑进制漫计数半器。整体泄置零情法可玻靠性方较差早，需饿另加掠译码究电路香才能跨得到晃需要学的进住位输文出信涌号图5.3.42例5.3.4电路的整体置数方式首先膀将两常片74筒16个0以并桌行进占位方旅式连棚成一拍个百挎进制协计数钱器将电路的28状态译码产生LD=0信号，同时加到两片74160上，在下个计数脉冲（第29个输入脉冲）到达时，将0000同时置入两片74160中，从而得到二十九进制计数器。进位信号可以由门G的输出端引出四、昼移位遍寄存棕器型嘴计数惹器1.环形莲计数名器图5.3.43环形计数器电路如电拾路的叔初始插状态Q0Q1Q2Q3=10恒0011110000000000001000用电柳路的隐不同事状态竖能够恐表示引输入厕时钟含信号纱的数盟目，线可以询把这译个电词路作吃为时罗钟信刃号脉轻冲的宴计数崭器图5.伙3.茫43的状思态转围换图缝，如尊图5.气3.赵44所示图5.3.44图5.3.43电路的状态转换图图5.色3.挣43的环辈形计歇数器怪是不渔能自说启动燃电路骄，电自路一剩旦脱饱离有到效循练环之拔后，已电路升将不贿会自室动返年回有育效循相环中察。为确惹保电愁路正证常工矮作，茂必须鲜首先楼通过军串行碎输入街端或晶并行吉输入嗓端将爹电路须置成钓有效陡循环覆中的酬某个券状态挨，然社后开图始计泊数。为使筹用方熔便，损应采熔用能枯自启仔动的凶环形代计数砍器，案如图5.搁3.个45所示图5.3.45能自启动的环形计数器根据批图5.漆3.亚45的逻掩辑图由得到洪状态掌方程菠为（5.乒3.粪14）图5.槽3.限46图5.至3.铺45电路蔬的状梳态转角换图环形雅计数击器的御突出惊优点巡寿是电牙路结蛋构简菜单环形词计数裕器缺掘点是挡没有兼充分办利用削电路宋的状纸态。续用n位移盛位寄瓜存器赵组成塞的环嫁形计汤数器术只用吧了n个状虏态，缴而电须路总骑共有2n个状勇态2.扭环衣形计赛数器任何醋一种播移位冤寄存编器型奔计数浸器的裂结构怖均可滚以表谈示为蜂图5.孩3.文47一般丢形式图5.3.47移位寄存器型计数器的一般结构形式反馈急逻辑蜂电路僻的函李数表填达式（5.复3.延15）图5.3.48扭环形计数器电路图5.3.49图5.3.48电路的状态转换图提高摩了环瘦形计佩数器病的状练态利妖用率图5.3.50能自启动的扭环形计数器图5.3.51图5.3.50电路的状态转换图每次柳状态阿转换盏时只角有一木位触幼发器菠改变陆状态军，在龄将电渔路状击态译新码时讽不会英产生脚竞争—冒险削现象*5.冤3.慢3顺序猛脉冲排发生聋器顺序更脉冲琴发生阀器用寺来产阁生一畜组在闭时间马上有疾先后旷顺序梯的脉面冲信劫号的磨电路明。图5.3.52用环形计数器作顺序脉冲发生器（a）电路图（b）电压波形图优点甩是电昼路结案构简劝单，陪不必缝附加饮译码舱电路锤；缺帅点是险使用戏的触参发器泉数目机较多曾，同仍时还锋必须瞧采用星能自录启动腔的反留馈逻厅辑电扮路顺序誓脉冲戚数目狠较多患时，否可用倘计数牺器和甲译码姜器组摘合成素顺序难脉冲撇发生首器。图5.3.53用计数器和译码器构成的顺序脉冲发生器（a）电路图（b）电压波形图使用堪了异爽步计魂数器羡，在贞电路烂状态厉转换山时三蛛个触所发器绝在翻浪转时谈有先受有后命，当祸有两文个触粥发器弄同时冒改变拆状态卵时将锦发生呜竞争—冒险同现象油，可框能在昨译码叹器的旁输出谎端出炎现尖把峰脉弦冲图5.3.54用中规模集成电路构成的顺序脉冲发生器（a）电路图（b）电压波形图RD、LD、EP和ET接高电平，电路工作在计数状态图5.3.55用扭环形计数器构成的顺序脉冲发生器扭环衡形计累数器掀在计侦数循距环过缺程中荐任何顿两个验相邻外状态蹦之间坟仅有炕一个凶触发针器状糠态不渐同，拾因而伞在状革态转页换过匠程中放任何摇一个嫌译码优器的猛门电齿路都童不会筒有两斗个输橡入端捎同时油改变足状态甜，亦姿即不集存在商竞争据现象*5.智3.拴4序列役信号证发生螺器序列箱信号挨：在氧数字稀信号茶的传净输和列数字联系统损的测度试中展，有面时需少要用银到一咏组特铁定的亦串行石数字掌信号弃。通援常把誓这种框数字忽信号山叫做采序列匀信号序列背信号续发生质器：捆产生扒序列数信号演的电秩路序列什信号趁发生孟器的揉构成弦方法叛：一番种比挡较简答单、撒直观啊的方鞭法是雅用计示数器粘和数浩据选店择器考组成错。（犯如图5.屯3.编56）图5.3.56用计数器和数据选择器组成的序列信号发生器表5.3.8图5.3.56电路的状态转换表D8（8）0008D7（7）1117D6（6）0116D5（5）1015D4（4）0014D3（3）1103D2（2）0102D1（1）1001D0（0）0000YQ2Q1Q0（A2A1A0）CP74愤LS午16敌1—成4位二驴进制航计数身器74货LS窜15亡2—舌8选1数据肤选择径器改变Di的状没态，扛就可屯修改内输出糠的序膨列信颂号，搂电路呼结构跑不做惩任何覆改动滨，使景用方椅便。另一轰种常展见方救法是裕采用绵带反习馈逻她辑电岭路的欧移位挨寄存尚器。承如果晨序列随信号祥的位昼数为m,移位佩寄存挤器的胞位数配为n，则2n>m根据踢要求海产生璃的序权列信号号，傲即可偷列出胁移位搂寄存凑器应厚具有征的状逃态转虏换表能，再流从状柜态转骡换的挡要求夫出发田，得筒到移驰位寄嫌存器径输入粘端D0取值蛛的要羽求，骆如表5.批3.牵9所示图5.3.57用移位寄存器构成的序列信号发生器表5.姐3.毕9图5.袍3.夜57电路榜的状侦态转雾换表000080111700116010151001411103101020100110000D0Q2Q1Q0CP图5.吹3.摊58图5.展3.竟57中D0的卡教诺图利用沃图5.妙3.倒58的卡售诺图速将函初数式咸化简鸦得（5.兔3.时16）图5.尽3.框57中的茧反馈遵逻辑术电路芽就是荣按式覆（5.评3.乞16）接歉成5.旨4时序削逻辑茧电路超的设竖计方窃法5.第4.肚1同步饭逻辑股时序服电路显设计同步毫时序史逻辑星电路亮设计肺的一后般步爬骤一、搁逻辑货抽象齿，得牌出电巧路的夏状态椅转换裳图或吼状态白转换哨表二、尖状态贝化简斩：消环去多纵余的妥状态床，得厉简化孝状态米图（曾表）判。三、籍状态派分配塌，又称讽状态剧编码宋：即指把一晴组适纤当的坡二进棍制代滔码分冰配给胸简化毁状态裕图（姥表）纤中各竿个状温态。2n-秆1<胞M杯<高2n（5.糕4.盟1）四、款选定宗触发鞠器的弹类型肚，求衣出电辽路的贫状态和方程脚、驱喷动方敏程和太输出特方程五、声根据峰得到漆的方称程式号画出啄逻辑慈图六、印检查宏设计射的电闷路能袋否自误启动图5.4.1同步时序逻辑电路的设计过程【例5.抱4.柿1】试设偏计一莫个带惭有进没位输愤出端以的十弓三进吸制计宋数器解：1、首管先进音行逻障抽象辟，根听据设则计要乎求，轰设定枕状态臣，画两出状台态转疯换图险。状掠态图努不能孕再化破简。图5.4.2例5.4.1的状态转换图2、根盲据式冠（5.挨4.右1），哄应取畏触发毫器位宗数n=狠4，状茎态分急配，漫列状争态转俗换分穗配表表5.4.1例5.4.1电路的状态转换表000000S01210011S121101101S111000101S10901001S9800001S8701110S7600110S6501010S5400010S4301100S3200100S2101000S1000000S0Q0Q1Q2Q3等效十进制数进位输出C状态编码状态变化顺序图5.4.3例5.4.1电路次态/输出（）的卡诺图根据姨表5.即4.轧1画出绒表示暮次态羡逻辑赛函数弟和进浸位输滋出函蜓数的贫卡诺辱图图5.4.4图5.4.3卡诺图分解电路海的状阅态方所程为皮：（5.4.2）电路样的输嚷出方坚程为乔：（5.株4.塞3）如果妇选用JK触发牵器组吵成电喷路，女式（5.若4.泻2）的坏状态铃方程棒变为JK触发辉器的止标准汤形式肾，找牛出驱漠动方搜程（5.林4.季4）各个决触发求器的说驱动羡方程贞为（5.做4.敌5）根据嘱式（5.政4.集3）和加（5.智4.巧5）画里出计享数器同的逻搞辑图图5.4.5十三进制同步计数器电路将00纺00作为输初始鄙状态巾代入凑式（5.隶4.库4）的用状态录方程负依次撒计算精次态史值，板结果蹦与表5.绍4.烤1比较片，验义证电骡路的秩逻辑葡功能校是否绕正确最后刷检查庸电路宵能否裁自启煤动图5.4.6图5.4.5电路的状态转换表表5.4.2例5.4.2的状态转换表S3/1S3/1S2/0S1/01S0/0S0/0S0/0S0/0