计算机组成原理逻辑运算

（1）（优选）计算机组成原理逻辑运算ppt讲解目前一页\总数一百一十一页\编于十一点1.逻辑代数§1.1数字电路的基础知识§1.2基本逻辑关系§1.3逻辑代数及运算规则

§1.4逻辑函数的表示法§1.5逻辑函数的化简目前二页\总数一百一十一页\编于十一点§1.1数字电路的基础知识数字信号和模拟信号电子电路中的信号模拟信号数字信号时间连续的信号时间和幅度都是离散的例：正弦波信号、锯齿波信号等。例：产品数量的统计、数字表盘的读数、数字电路信号等。目前三页\总数一百一十一页\编于十一点模拟信号tV(t)tV(t)数字信号高电平低电平上跳沿下跳沿目前四页\总数一百一十一页\编于十一点模拟电路主要研究：输入、输出信号间的大小、相位、失真等方面的关系。主要采用电路分析方法，动态性能用微变等效电路分析。在模拟电路中，晶体管一般工作在线性放大区；在数字电路中，三极管工作在开关状态，即工作在饱和区和截止区。数字电路主要研究：电路输出、输入间的逻辑关系。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。模拟电路与数字电路比较1.电路的特点2.研究的内容目前五页\总数一百一十一页\编于十一点模拟电路研究的问题基本电路元件:基本模拟电路:晶体三极管场效应管集成运算放大器

信号放大及运算(信号放大、功率放大）信号处理（采样保持、电压比较、有源滤波）信号发生（正弦波发生器、三角波发生器、…）目前六页\总数一百一十一页\编于十一点数字电路研究的问题基本电路元件基本数字电路

逻辑门电路

触发器

组合逻辑电路时序电路（寄存器、计数器、脉冲发生器、脉冲整形电路）

A/D转换器、D/A转换器目前七页\总数一百一十一页\编于十一点§1.2基本逻辑关系一、“与”逻辑与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）规定:

开关合为逻辑“1”

开关断为逻辑“0”

灯亮为逻辑“1”

灯灭为逻辑“0”EFAB逻辑：指事物的前因和后果所遵循的规律逻辑状态：逻辑“真”为“１”，逻辑“假”为“０”基本逻辑关系：与(and)或(or)非(not)目前八页\总数一百一十一页\编于十一点&ABF逻辑符号：逻辑式：F＝A•B逻辑乘法逻辑与真值表特点:

任0则0,全1则1与逻辑运算规则：0•0=00•1=01•0=01•1=1EFAB真值表AFB000100010111目前九页\总数一百一十一页\编于十一点二、“或”逻辑AEFB或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）规定:

开关合为逻辑“1”

开关断为逻辑“0”

灯亮为逻辑“1”

灯灭为逻辑“0”目前十页\总数一百一十一页\编于十一点1ABF逻辑符号：逻辑式：F＝A＋B逻辑加法逻辑或真值表特点：

任1则1,全0则0。或逻辑运算规则:0+0=00+1=11+0=11+1=1AEFB真值表AFB000101011111目前十一页\总数一百一十一页\编于十一点三、“非”逻辑“非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。规定:

开关合为逻辑“1”

开关断为逻辑“0”

灯亮为逻辑“1”

灯灭为逻辑“0”AEFR目前十二页\总数一百一十一页\编于十一点逻辑符号：逻辑非逻辑反AF0110真值表AEFR真值表特点:1则0，0则1。逻辑式：运算规则：AF1目前十三页\总数一百一十一页\编于十一点四、几种常用的逻辑关系逻辑“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。与非：条件A、B都具备，则F不发生&ABF其他几种常用的逻辑关系如下表：目前十四页\总数一百一十一页\编于十一点或非：条件A、B任一具备，则F不发生1ABF异或：条件A、B有一个具备，另一个不具备则F发生=1ABF同或：条件A、B相同，则F发生=1ABF目前十五页\总数一百一十一页\编于十一点基本逻辑关系小结&ABFABF≥11FA&ABFABF≥1=1ABF表示式F=ABF=A+BF=ABABFABF国标惯用国外与或非与非或非异或逻辑符号ABFABFAFAFAABFBFABFABFABFABF⊕目前十六页\总数一百一十一页\编于十一点与或非门+ABCDFABCDF&1&目前十七页\总数一百一十一页\编于十一点§1.3逻辑代数及运算规则数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义。0和1表示两个对立的逻辑状态，不是数值0和1逻辑变量－具有逻辑属性的变量逻辑表达式－也可称作逻辑函数，描述逻辑自变量和逻辑因变量之间的逻辑关系目前十八页\总数一百一十一页\编于十一点1.3.1逻辑代数的基本运算规则加运算规则:0+0=0，0+1=1，1+0=1，1+1=1乘运算规则:0•0=00•1=01•0=01•1=1非运算规则:目前十九页\总数一百一十一页\编于十一点1.3.2逻辑代数的运算规律一、交换律二、结合律三、分配律A+B=B+AA•B=B•AA+(B+C)=(A+B)+C=(A+C)+BA•(B•C)=(A•B)•CA(B+C)=A•B+A•CA+B•C=(A+B)(A+C)普通代数不适用!目前二十页\总数一百一十一页\编于十一点求证:

（分配律第2条）A+BC=(A+B)(A+C)证明:右边=(A+B)(A+C)=AA+AB+AC+BC;分配律=A+A(B+C)+BC;结合律,AA=A=A(1+B+C)+BC;结合律=A•1+BC;1+B+C=1=A+BC;A•1=1=左边目前二十一页\总数一百一十一页\编于十一点四、吸收规则1.原变量的吸收：A+AB=A证明：A+AB=A(1+B)=A•1=A利用运算规则可以对逻辑式进行化简。例如：被吸收吸收是指吸收多余（冗余）项，多余（冗余）因子被取消、去掉

被消化了。长中含短，留下短。目前二十二页\总数一百一十一页\编于十一点2.反变量的吸收：证明：例如：被吸收长中含反，去掉反。字母上面没有非运算符的叫做原变量有非运算符的叫做反变量目前二十三页\总数一百一十一页\编于十一点五、反演定理可以用列真值表的方法证明：德•摩根(De

•Morgan)定理：目前二十四页\总数一百一十一页\编于十一点反演定理内容：将函数式F中所有的•++•变量与常数均取反

（求反运算）互补运算1.运算顺序：先括号再乘法后加法。2.不是一个变量上的反号不动。注意:用处：实现互补运算（求反运算）。新表达式：F'显然：(变换时，原函数运算的先后顺序不变)(反函数，补函数)目前二十五页\总数一百一十一页\编于十一点例题：与或式注意括号注意括号目前二十六页\总数一百一十一页\编于十一点§1.4逻辑函数的表示法四种表示方法逻辑代数式

(逻辑表示式,逻辑函数式)11&&≥1ABY

逻辑电路图:卡诺图n个输入变量种组合。真值表：将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格。目前二十七页\总数一百一十一页\编于十一点将输入、输出的所有可能状态一一对应地列出。n个变量可以有2n个输入状态。1.4.1真值表列真值表的方法：

一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。目前二十八页\总数一百一十一页\编于十一点1.4.2逻辑函数式逻辑代数式：把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式。也称为逻辑函数式，通常采用“与或”的形式。例：与普通代数不同的是，在逻辑代数中，不管是变量还是函数，其取值都只能是0或1，并且这里的0和1只表示两种不同的状态，没有数量的含义。目前二十九页\总数一百一十一页\编于十一点一个逻辑函数的表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种表示形式一种形式的函数表达式相应于一种逻辑电路。尽管一个逻辑函数表达式的各种表示形式不同，但逻辑功能是相同的目前三十页\总数一百一十一页\编于十一点1.4.3卡诺图卡诺图的构成：将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相邻的最小项放在相邻的几何位置上，所得到的阵列图就是n变量的卡诺图。最小项：构成逻辑函数的基本单元。对应于输入变量的每一种组合。变量赋值为1时用该变量表示（原变量）变量赋值为0时用该变量的反来表示（反变量）逻辑相邻：若两个最小项只有一个变量以原、反区别，其他变量均相同，则称这两个最小项逻辑相邻目前三十一页\总数一百一十一页\编于十一点最小项：输入变量的每一种组合。ABY001011101110AB01010111输出变量Y的值输入变量二输入变量卡诺图卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。目前三十二页\总数一百一十一页\编于十一点1.4.4逻辑图把相应的逻辑关系用逻辑符号和连线表示出来，就构成了逻辑图。&AB&CD1FF=AB+CD目前三十三页\总数一百一十一页\编于十一点1.4.5逻辑函数四种表示方式的相互转换一、逻辑电路图逻辑代数式BABY=AB+ABABA1&AB&1≥1目前三十四页\总数一百一十一页\编于十一点

二、真值表卡诺图ABY001011101110二变量卡诺图真值表AB10101110目前三十五页\总数一百一十一页\编于十一点三、真值表、卡诺图逻辑代数式方法：将真值表或卡诺图中为1的项相加，写成“与或式”

真值表

ABY001011101110AB01010111AB实际上这是与非门的真值表：

Y＝AB故此逻辑代数式并非是最简单的形式，需要化简ABAB目前三十六页\总数一百一十一页\编于十一点§1.5逻辑函数的化简最简与或式乘积项的项数最少。每个乘积项中变量个数最少。逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。利用逻辑代数的基本公式逻辑函数的公式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。利用卡诺图化简卡诺图适用于输入变量为3、4个的逻辑代数式的化简；化简过程比公式法简单直观。目前三十七页\总数一百一十一页\编于十一点利用逻辑代数的基本公式例1：反变量吸收提出AB=1提出A目前三十八页\总数一百一十一页\编于十一点例2：反演配项被吸收被吸收利用逻辑代数的基本公式目前三十九页\总数一百一十一页\编于十一点2.逻辑门电路§2.1概述§2.2门电路的实现§2.3集成电路

§2.4OC门§2.5三态门目前四十页\总数一百一十一页\编于十一点§2.1概述门电路：实现基本逻辑运算和常用复合逻辑运算的电子电路（逻辑器件）门电路的主要类型：与门、或门、与非门、或非门、异或门等。门电路的输出状态与赋值对应关系：正逻辑：高电位对应“1”；低电位对应“0”。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。一般采用正逻辑负逻辑：高电位对应“0”；低电位对应“1”。目前四十一页\总数一百一十一页\编于十一点负逻辑门符号画法在对应的输入端、输出端上加一个小圆圈O（表示相反的含义）加以区别小圆圈当作非号，一条线两端同时加上或消去小圆圈逻辑功能不变一条线上小圆圈从一端可移到另一端，其逻辑功能不变在一个逻辑符号的输入端和输出端同时加上（或去掉）小圆圈，并将加小圆圈的门如是与门改为或门，如是或门改为与门，其逻辑功能不变目前四十二页\总数一百一十一页\编于十一点门(电子开关)满足一定条件时，电路允许信号通过开关接通。开门状态：关门状态：条件不满足时，信号通不过开关断开。目前四十三页\总数一百一十一页\编于十一点100VVcc在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。K开------VO输出高电平，对应“1”K合------VO输出低电平，对应“0”VOKVccRVV目前四十四页\总数一百一十一页\编于十一点开关作用二极管反向截止：开关接通开关断开三极管（C,E)饱和区：截止区：开关接通CEB开关断开

正向导通：CEB目前四十五页\总数一百一十一页\编于十一点§2.2门电路的实现1.分立元件门电路体积大、工作不可靠需要不同电源各种门的输入、输出电平不匹配2.集成电路TTL型门电路输入和输出端结构都采用半导体晶体管（TTL：

Transistor-TransistorLogic）优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大缺点目前四十六页\总数一百一十一页\编于十一点金属-氧化物-半导体场效应管MOS(Metel-Oxide-SemiconductorFieldEffectTransister)缺点：工作速度比TTL低2.电压控制元件，静态功耗小3.允许电源电压范围宽（318V）4.扇出系数大，抗噪声容限大优点1.工艺简单，集成度高扇出系数：与非门电路输出能够驱动同类门的个数3.集成电路MOS型门电路目前四十七页\总数一百一十一页\编于十一点在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。逻辑门数10个以下：小规模集成电路

(SmallScaleIntegration:SSI)逻辑门数10～99个：中规模集成电路 （MediumScaleIntegration:MSI

)逻辑门数100～9999个：大规模集成电路 （LargeScaleIntegration:LSI

)逻辑门数10000个以上：超大规模集成电路 （VeryLargeScaleIntegration:VLSI

)§2.3集成电路IC目前四十八页\总数一百一十一页\编于十一点集成电路的类型

二极管----晶体三极管逻辑门（DTL）集晶体三极管----晶体三极管逻辑门（TTL）成双极型射极耦合逻辑门（ECL）逻集成注入逻辑门电路（）辑N沟道MOS门(NMOS)门单极型(MOS型)P沟道MOS门(PMOS)

互补MOS门(CMOS)目前四十九页\总数一百一十一页\编于十一点TTL门电路及改进74系列74xx 普通标准TTL74LSxx 低功耗肖特基TTL74Sxx 肖特基TTL(抗饱和)74ALSxx 先进低功耗肖特基TTL74ASxx 先进肖特基TTL74Fxx 高速TTL目前五十页\总数一百一十一页\编于十一点74LS00

4个2输入与非门74LS20

2个4输入与非门目前五十一页\总数一百一十一页\编于十一点74LS046个反相器目前五十二页\总数一百一十一页\编于十一点74LS024个2输入或非门目前五十三页\总数一百一十一页\编于十一点&ABEF&CD&G1&ABEF&CDG

能否“线与”？答案：TTL与非门不允许直接线与集电极开路的逻辑门（OpenCollector)§2.4OC门问题：TTL与非门能否直接线与？目前五十四页\总数一百一十一页\编于十一点OC门可以实现“线与”功能。&&&UCCF1F2F3FRLF=F1F2F3&符号输出端要接上拉负载电阻RLRL

和UCC

可以外接ABF国标ABF惯用目前五十五页\总数一百一十一页\编于十一点OC门的应用实现“线与”逻辑功能实现电平转换例如，把输出高电平转换为10V时，可将外接的上拉电阻接到10V电源上用做驱动器用OC门来驱动指示灯，继电器和脉冲变压器等实现总线传输目前五十六页\总数一百一十一页\编于十一点正常输出端有两种状态高电平状态低电平状态

三态门具有第三种状态高阻状态（悬空状态、禁止状态）输出阻抗很高（相当于与其他电路无关）不是高电平，也不是低电平具有一个控制端控制端无效，输出高阻状态§2.5三态门（TS门）目前五十七页\总数一百一十一页\编于十一点&ABF符号功能表三态门的符号及功能表&ABF符号功能表使能端高电平起作用使能端低电平起作用目前五十八页\总数一百一十一页\编于十一点E1E2E3公用总线０１０三态门主要作为TTL电路与总线间的接口电路。三态门的用途工作时，E1、E2、E3分时接入高电平目前五十九页\总数一百一十一页\编于十一点

三态门(两输入与非)

AB&AB&AB国标国外AFEAFAFEAF三态缓冲器反相器高电平有效反相器低电平有效同相器低电平有效同相器高电平有效目前六十页\总数一百一十一页\编于十一点3.组合逻辑电路§3.1概述§3.2编码器§3.3译码器

§3.4加法器§3.5数据选择器目前六十一页\总数一百一十一页\编于十一点§3.1概述逻辑电路组合逻辑电路时序逻辑电路功能：输出只取决于当前的输入。组成：门电路，不存在记忆元件。功能：输出取决于当前的输入和原来的状态。组成：组合电路、记忆元件。目前六十二页\总数一百一十一页\编于十一点组合电路的研究内容：分析：设计：给定逻辑图得到逻辑功能分析

给定逻辑功能画出逻辑图设计目前六十三页\总数一百一十一页\编于十一点§3.2编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。一、二进制编码器二进制编码器的作用：将一系列信号状态编制成二进制代码。目前六十四页\总数一百一十一页\编于十一点例：用与非门组成三位二进制编码器。---八线-三线编码器设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。目前六十五页\总数一百一十一页\编于十一点真值表目前六十六页\总数一百一十一页\编于十一点I1I2I3I4I5I6I7I8&&&F3F2F18-3

编码器逻辑图目前六十七页\总数一百一十一页\编于十一点译码是编码的逆过程，即将某二进制翻译成电路的某种状态。一、二进制译码器二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入——一组二进制代码译码器的输出——一组高低电平信号§3.3译码器目前六十八页\总数一百一十一页\编于十一点&&&&A1A02-4线译码器74LS139的内部线路输入控制端输出目前六十九页\总数一百一十一页\编于十一点74LS139的功能表“–”表示低电平有效。目前七十页\总数一百一十一页\编于十一点74LS139管脚图一片139种含两个2-4译码器目前七十一页\总数一百一十一页\编于十一点例：利用线译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线目前七十二页\总数一百一十一页\编于十一点2-4线译码器ABCD三态门三态门三态门三态门总线000全为1工作原理：（以A0A1=00为例）数据脱离总线目前七十三页\总数一百一十一页\编于十一点3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号目前七十四页\总数一百一十一页\编于十一点逻辑表达式逻辑图电路特点：与门组成的阵列目前七十五页\总数一百一十一页\编于十一点集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、、为选通控制端。当G1＝1、时，译码器处于工作状态；当G1＝0、时，译码器处于禁止状态。目前七十六页\总数一百一十一页\编于十一点真值表输入：自然二进制码输出：低电平有效目前七十七页\总数一百一十一页\编于十一点11011001+举例：A=1101,B=1001，计算A+B。011010011加法运算的基本规则：(1)逢二进一。(2)最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括被加数、加数和低位来的进位。(4)任何位相加都产生两个结果：本位和、向高位的进位。用半加器实现用全加器实现§3.4加法器目前七十八页\总数一百一十一页\编于十一点一、半加器半加运算不考虑从低位来的进位设：A---加数；B---被加数；S---本位和；C---进位真值表目前七十九页\总数一百一十一页\编于十一点逻辑图半加器(HA)AiBiCiSi逻辑符号=1&ABSC惯用符号∑AiBiSiCi+1国标符号CO目前八十页\总数一百一十一页\编于十一点二、全加器：输入：Ai---加数；Bi---被加数；Ci---低位的进位输出：Si---本位和；Ci+1---进位真值表逻辑符号全加器(FA)AiBiCiSiCi+1惯用符号AiBiCiSiCi+1CICO∑国标符号目前八十一页\总数一百一十一页\编于十一点从一组数据中选择一路信号进行传输的电路，称为数据选择器，又叫多路开关，简称MUX（Multiplexer）控制信号输入信号输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。A0A1D3D2D1D0W§3.5数据选择器目前八十二页\总数一百一十一页\编于十一点一位数据选择器：从n个一位数据中选择一个数据。m位数据选择器：从n个m位数据中选择一个数据。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号四二选一选择器n=2,m=4目前八十三页\总数一百一十一页\编于十一点四选一集成数据选择器74LS153功能表控制端：为或，低电平有效。选择端A1A0

：为两个4选1数据选择器共用。其中目前八十四页\总数一百一十一页\编于十一点4.时序逻辑电路§4.1概述§4.2基本RS触发器§4.3常用触发器

§4.4寄存器和计数器§4.5PLD简介目前八十五页\总数一百一十一页\编于十一点时序电路的特点：具有记忆功能。在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。组合逻辑电路存储功能............XYZW§4.1概述时序电路的基本单元：触发器。目前八十六页\总数一百一十一页\编于十一点触发器的功能：形象地说，它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态(0或1)转变成另一种状态(1或0)。触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。触发器的分类：按功能分：有R-S触发器、D型触发器、JK触发器、T型等；按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式。目前八十七页\总数一百一十一页\编于十一点两个输入端§4.2基本RS触发器&a&b反馈两个输出端反馈正是由于引入反馈，才使电路具有记忆功能!目前八十八页\总数一百一十一页\编于十一点输入RD=0,SD=1时若原状态：11001010输出仍保持：&a&b若原状态：01111010输出变为：置“0”！&a&b目前八十九页\总数一百一十一页\编于十一点输入RD=1,SD=0时若原状态：10101001输出变为：&a&b若原状态：00110101输出保持：&a&b置“1”！目前九十页\总数一百一十一页\编于十一点输入RD=1,SD=1时若原状态：10111001输出保持原状态：若原状态：01110110输出保持原状态：&a&b&a&b保持！目前九十一页\总数一百一十一页\编于十一点输入RD=0,SD=0时0011输出：全是1注意：当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。&a&b基本触发器的功能表RDSDQ11011000保持原状态0110不定状态复位端置位端逻辑符号目前九十二页\总数一百一十一页\编于十一点1.触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2.在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q＝1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q＝0，RD称为“复位”或“清0”端。小结目前九十三页\总数一百一十一页\编于十一点同步RS触发器QQRDSDabRDSDcdRSCP“同步”的含义：由时钟CP决定R、S能否对输出端起控制作用。直接清零端直接置位端输出端输入端RDSDRSCQ目前九十四页\总数一百一十一页\编于十一点QQRDSDabRDSDcdRSCP直接清零端直接置位端直接清零端、置位端的处理：平时常为1平时常为1目前九十五页\总数一百一十一页\编于十一点红色线无圆圈表示：“高电平有效”，即“只有在时钟CP＝1时，它才表现出应有的逻辑功能；如果CP＝0，输出端Q则保持原状态”QQRDSDRSC逻辑符号逻辑符号绿色线有一个圆圈，表示：“低电平有效”，即“只有在时钟CP＝0时，它才表现出应有的逻辑功能；如果CP＝1，输出端Q则保持原状态”QQRDSDRSC目前九十六页\总数一百一十一页\编于十一点R–S触发器的电路结构演变过程由两个与非门构成基本R－S触发器由四个与非门构成同步R－S触发器由九个与非门构成主从R－S触发器公共结构让其接受时钟控制克服空翻目前九十七页\总数一百一十一页\编于十一点§4.3常用触发器功能表CPDQD触发器的输出波形逻辑符号RDSDDCQ结论：Qn+1=D1.D触发器（D锁存器）目前九十八页\总数一百一十一页\编于十一点触发器的触发方式触发方式？研究翻转时刻与时钟脉冲间的关系电位触发方式电位触发正电位触发负电位触发CP=1期间翻转CP=0期间翻转目前九十九页\总数一百一十一页\编于十一点边沿触发方式为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP＝1或CP＝0期间，输入端的任何变化都不影响输出如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”目前一百页\总数一百一十一页\编于十一点边沿触发的D触发器功能表正沿触发触发方式在逻辑符号中的表示：CQ负沿触发CQ正沿触发DD目前一百零一页\总数一百一十一页\编于十一点功能表JK触发器的功能小结：1.当J=0、K=0时，具有保持功能；2.当J=1、K=1时，具有翻转功能；3.当J=0、K=1时，具有复位功能；4.当J=1、K=0时，具有置位功能。逻辑符号RDSDCQKJ2.JK触发器目前一百零二页\总数一百一十一页\编于十一点§4.4寄存器1数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)寄