锁存器和触发器的初态与次态和波形图绘制

教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性5锁存器和触发器2021/5/911、时序逻辑电路与锁存器、触发器：

时序逻辑电路:概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。

结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。2021/5/92具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。2、锁存器与触发器共同点：

不同点：锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。2021/5/935.1.1

双稳态的概念反馈双稳态存储单元电路电路有两个互补的输出端Q端的状态定义为电路输出状态。5.1双稳态存储单元电路2021/5/942、逻辑状态分析01——电路具有记忆1位二进制数据的功能。

10如Q=1如Q=0105.1.2

双稳态存储单元1、电路结构2021/5/955.2.1SR锁存器5.2锁存器1.基本SR锁存器电路的初态与次态初态：R、S信号作用前Q端的状态.

初态用Qn表示。次态：R、S信号作用后Q端的状态.

次态用Qn+1表示。2021/5/961)工作原理00若初态Qn=1若初态

Qn=010101000R=0、S=0无论初态Q

n为0或1，锁存器的状态不变2021/5/97无论初态Qn为0或1，锁存器的次态为为1态。信号消失后新的状态将被记忆下来。01若初态Qn=0若初态Qn=101010R=0、S=11012021/5/98无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。10若初态Qn=1若初态Qn=0110100101R=1、S=002021/5/991100S=1、R=110无论初态Qn为0或1，锁存器的次态、都为0。约束条件:SR=0当S、R同时回到0时，由于两个与非门的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。锁存器的输出既不是0态，也不是1态2021/5/9102）逻辑符号与逻辑功能不确定111不确定011110110010110001011000000RS逻辑功能表不变置0置1状态不确定S为置1端，R为置0端，且都是高电平有效2021/5/911不变置1不变置0置1不变不变3）工作波形(设初态为0）01001000000010QQ不确定111不确定011110110010110001011000000RS2021/5/9124）用与非门构成的基本SR锁存器、c.国标逻辑符号a.电路图b.功能表

不定不定0010100101不变11不变Q约束条件:

S+R=1

即：SR=02021/5/913画工作波形功能表

不定不定0010100101不变11不变Q不变不定置1不变置1不变置0不变1101110111101100112021/5/9145）应用举例

---去抖动电路开关闭合时开关断开时2021/5/915开关接A时振动,Q=1

开关接B振动开关起始状态:接B,=0=1Q=0RS开关转接A,=1=0Q=1RS悬空时

=X=1

Q不变RS去抖动电路工作原理S悬空时

=X=1

Q不变SR2021/5/9162.逻辑门控SR锁存器

电路结构

国标逻辑符号简单SR锁存器使能信号控制门电路2021/5/917工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：01&&&&状态发生变化。状态不变Q3=SQ4=RSR2021/5/918逻辑功能的几种描述方式：

1)逻辑功能表

（E=1）

2)特性方程

状态不定－－011111

置1010011

置0011100

状态不变010000

说明Qn+1QnRS010011=f(RSQn+1Qn)îí+=+1QRSQnn=0SR约束条件2021/5/919状态不定－－011111置1010011置0011100状态不变010000

说明Qn+1QnRS010011

3)状态转换图

逻辑功能表S=1R=0S=0R=1S=0R=XS=XR=0状态转换图用于电路设计：已知状态的转换，确定S、R的逻辑值

2021/5/9204)工作波形

S R Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Ф

逻辑功能表E=1期间的S

、R信号影响锁存器的状态。E=0为低电平期间锁存器状态不变。功能表、特性方程、状态转换图、波形图。逻辑功能的四种描述方式:5）动作特点：E=1期间电路对信号敏感，并按S

、R信号改变锁存器的状态。2021/5/9215.2.2D锁存器1.逻辑门控D锁存器国标逻辑符号逻辑电路图2021/5/922=DS=0R=1D=0Q=0D=1Q=1E=0不变E=1=

DS=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能1.逻辑门控D锁存器2021/5/9235.3触发器的电路结构和工作原理1.锁存器与触发器锁存器在E的高(低)电平期间对信号敏感并更新状态触发器在脉冲边沿(上升沿或下降沿)的作用下产生状态的刷新(触发)2021/5/9245.3.1主从触发器1.主从SR

触发器2.主从JK

触发器3.主从D触发器2021/5/9251.主从SR

触发器

电路组成及符号G8CPQR&&QG4&&SG1G3&&&&G5G71G2G6QMQM主触发器从触发器QQ1R1SRSCPC1下降沿有效QQ1R1SRSEC1SR锁存器2021/5/9261.主从SR触发器G8CPQR&&QG4&&SG1G3&&&&G5G71G2G6QMQM主触发器从触发器工作原理CP=1主触发器接收输入信号CP=0主触发器保持不变；从触发器由CP下降沿到来之前的确定。1&&&&0从触发器状态保持不变0&&1&&2021/5/927主要特点1.主从SR触发器

主从控制，时钟脉冲触发。主触发器接受输入信号从触发器按照主触发器的内容更新状态。

结论：从触发器输出端的变化只能发生在CP

的下降沿。

R、S之间仍有约束。CP

2021/5/9282.主从JK触发器(解决R、S之间有约束的问题)结构

电路的结构及符号

QQ1K1JKJCPC1国标符号G8CPQR&&QG4&&SG1G3&&&&G5G71G2G6QMQM&&JK2021/5/9292.主从JK触发器(解决R、S之间有约束的问题)工作原理特性方程：功能表：JKQ

n+1功能000

11

011Qn01Qn保持置0置1翻转G8CPQR&&QG4&&SG1G3&&&&G5G71G2G6QMQM&&JK2021/5/9302.主从JK触发器C1JCP

1J1KQQK在脉冲的高电平期间信号存储于主触发器。在CP脉冲的低电平到来时发生状态变化。

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn

JK触发器真值表设触发器的初始状态为0

[例]：画输出波形2021/5/931[例]画输出波形

主从JK触发器的输入信号CP、D

的波形分别如图所示，设触发器的初态为1，试画出输出端L的波形。解：J=D，K=D,只有置0和置1两种功能。

CP

D

L

Q

Q

J K Qn+1

0 1 0 1 0 1

JK触发器真值表J(K)在CP脉冲的低电平期间将输入信号存储于主触发器。在CP脉冲的高电平到来时发生状态变化。高电平触发（上升沿）3.主从D触发器2021/5/9325.4触发器的功能1、RS触发器2、JK触发器3、T触发器4、D触发器5、D触发器功能的转换2021/5/9331、SR触发器特性方程（约束条件）逻辑功能表

状态不定－－011111状态同S010011状态同R011100状态不变010000

说明Qn+1QnRS111状态转换图

S=0R=1S=1R=0S=xR=0S=0R=x2021/5/9342、JK触发器JK触发器的状态转换图JKQnQn+1

说明000001状态不变001101

置0110001

置1111101

翻转111þýüJK触发器的功能表Qn01þýüJ=XK=1J=1K=XJ=XK=0J=0K=XJ K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn

特性方程2021/5/9353、T触发器只要将JK触发器的J、K端连接在一起作为T端(J=K=T)，就构成了T触发器.1)特性方程T触发器的功能是T为1时，为计数状态，T为0时为保持状态。2)T触发器逻辑功能表TQnQn+1000011101110

2021/5/936T′触发器1逻辑符号特性方程上升沿触发的T′触发器时钟脉冲每作用一次，触发器翻转一次。3、T触发器2021/5/9374、D触发器

逻辑功能表D000010101111特性方程Qn+1=D状态转换图2021/5/938

上升沿触发的不同功能触发器下降沿触发的不同功能触发器2021/5/9395、D触发器功能的转换D

触发器构成JK

触发器Qn+1=D

组合电路DKJ2021/5/9402.D

触发器构成T

触发器组合电路DTQn+1=D

5、D触发器功能的转换2021/5/9413.D

触发器构成T’触发器Qn+1=D

CPQT’触发器可实现二分频逻辑功能5、D触发器功能的转换2021/5/942锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有D触发器、JK触发器