数字电子技术绪论第一章

概述1、数字电路中的信号处理信号一般可分为两类：一类是在时间上是连续变化的信号，称为模拟信号。对模拟信号进行传输、处理的电子线路称为模拟电路。另一类是在时间上和幅度大小都是不连续变化的信号，称为数字信号。对数字信号进行传输、处理的电子线路称为数字电路。下图是模拟信号波形和数字信号波形。

数字电路被广泛应用于家用电器、数码产品、电脑、通信系统、仪器仪表、控制装置及工业控制系统等领域。数字电路大致包括信号的产生、传送、控制、处理、存储、计数、运算等组成部分。数字电路比模拟电路有许多优点。如电路便于集成化、系列化生产，成本低廉，使用方便；抗干扰性强，可靠性高，精度高；处理功能强，不仅能实现数值运算，还可以实现逻辑运算和判断；可编程数字电路可容易地实现各种算法，具有很大的灵活性；数字信号更易于存储、加密、压缩、传输和再现。2、数字频率计和数字温度计电路图1-2是用来测量周期信号频率的数字频率计的逻辑框图，测量的结果用十进制数字显示出来。由于被测信号一般是模拟信号，所以首先要将被测信号放大、整形，使被测信号变换为相同频率的矩形脉冲信号。为了测量频率，还要有个时间标准，如以秒为单位，把1秒内通过的脉冲个数记录下来，就得出了被测信号的频率。用秒脉冲去控制门电路，把门打开1秒钟。在这段时间内，来自整形电路的矩形脉冲可以经过门电路进入计数器。计数器累计的脉冲个数就是被测信号在1秒内重复的次数，也就是被测信号的频率。最后通过数字显示电路和显示器将测量结果直接显示出来。图1-3是数字温度计的逻辑框图。数字温度计的工作原理是：将温度传感器产生的模拟电信号，通过模数转换器后，转换成不连续的数字信号，经过数字电路的处理，以数字的形式将温度直接显示出来。放大与整形门电路计数与显示秒脉冲发生器输入信号图1-2数字频率计的逻辑框图数字电路的工作信号是不连续的，反映在电路上只有高电平和低电平两种状态，所以在数字电路中工作的二极管和三极管一般都工作在开关状态。开关的接通与断开两种状态，用二极管或者三极管的导通与截止来实现。在实际数字电路中，高电平通常为+3.5V左右，低电平通常为+0.3V左右。为了分析的方便，而且由于数字电路采用二进制数来进行信息的传输和处理，因此在数字电路中分别用1和0来表示高电平和低电平。这种高电平对应1，低电平对应0的关系称为正逻辑关系。被测物体温度传感器模数（A/D）转换器数字显示图1-3数字温度计的逻辑框图数字电路研究的主要问题是输出信号与输入信号之间的逻辑关系。这种逻辑关系是一种因果关系。所以，在数字电路中不能采用模拟电路的分析方法，而是以逻辑代数作为主要工具，利用逻辑电路图、真值表、逻辑函数表示式、卡诺图、波形图等来表示电路的逻辑功能。(1)按集成度不同分类，可将数字电路分为小规模、中规模、大规模和超大规模数字集成电路。(2)按所用器件制作工艺的不同，可将数字电路分为双极型(TTL型)和单极型(MOS型)两类。(3)按照电路的结构和工作原理的不同，可将数字电路分为组合逻辑电路和时序逻辑电路两类。项目一组合逻辑电路的分析与制作

任务一简单数字门电路的测试知识要求：熟悉二进制数、十进制数等数制、编码、基本逻辑关系、逻辑函数、逻辑门电路；掌握逻辑代数与逻辑函数的化简、TTL集成门电路、CMOS集成门电路及二进制加法运算；掌握集成门电路74LS00、74LS30、CD4069的功能。技能要求：学会使用万用表、稳压电源、电烙铁；学会万能板的使用和焊接、电阻和发光二极管的使用；学会认识和连接电路图；学会74LS00、74LS30、CD4069的使用。1.1十进制数十进制数有10个数码，即0、1、2、…、9。计数规则是“逢十进一”。1.2二进制数二进制数有2个数码，即0、1。计数规则是“逢二进一”。采用二进制的优点是：(1)二进制的基数为2，只有0和1二个数码，容易用电路来实现。(2)二进制运算规则简单，其进位规则是“逢二进一”，便于进行运算。二进制数算术运算的规则为：加法规则：0+0=00+1=11+0=11+1=10乘法规则：0×0=00×1=01×0=01×1=1可以将任何一个二进制数转换为十进制数。例如：1.3八进制数二进制数当位数很多时不便于书写和记忆。因此，在数字电路中通常采用二进制的缩写形式：八进制。八进制的基数为8，采用的8个数码为0、1、…、7，进位规则为“逢八进一”。3位二进制数可以用一位八进制数来表示。将任何一个八进制数都可以转换为二进制数。如：1.3十六进制数十六进制的基数为16，采用的16个数字符号为0、1、…、9、A、B、C、D、E、F，其中字母A、B、C、D、E、F分别代表10、11、12、13、14、15，进位规则为“逢十六进一”。可以将任何一个十六进制数转换为二进制数。例如：2.1二进制数转换为十进制数2.2二进制数与八进制数之间的相互转换八进制01234567二进制0000010100111001011101112.3二进制数与十六进制数之间的相互转换所以，。将十六进制数2BC3转换为二进制数：所以，2.4十进制数转换为其他进制数将十进制数转换为其他进制数一般采用基数除法，也称为除基取余法。其方法是将十进制整数连续除以N进制的基数N，求得各次的余数，然后将各余数换成N进制中的数码，将先得到的余数列在低位、后得到的余数列在高位，即得N进制的整数。例如，将十进制整数1044分别转换为二进制、八进制和十六进制数。所以，同理，将十进制小数转换为其他进制数一般采用基数乘法，也称为乘基取整法。设将十进制小数转换为N进制小数，其方法是将十进制小数连续乘以N进制的基数N，求得各次乘积的整数部分，然后将各整数换成N进制中的数码，最后按照并列表示法将先得到的整数列在高位、后得到的整数列在低位，即得N进制的小数。3．编码数字电路中处理的信息除了数字信息外，还有文字、符号以及一些特定的操作等。为了处理这些信息，必须将这些信息也用二进制数码来表示。这些特定的二进制数码,称为这些信息的代码。这些代码的编制过程称为编码。编码很多，这里只介绍二-十进制编码。在数字电子计算机中，十进制数除了转换成二进制数参加运算外，还可以直接用十进制数进行输入和运算。其方法是将十进制的10个数字符号分别用4位二进制代码来表示，这种编码称为二-十进制编码，也称BCD码(BinaryCodedDecimals)。由于4位二进制数有十六个状态，所以BCD码有很多种形式，目前常用的有8421码、余3码、格雷(Gray)码、2421码、5421码、奇偶校验码等，如表1-2所示。十进制数8421码余3码格雷码2421（A）码5421码000000011000000000000100010100000100010001200100101001100100010300110110001000110011401000111011001000100501011000011110111000601101001010111001001701111010010011011010810001011110011101011910011100110111111100权842124215421表1-2目前常用几种BCD码3.18421码8421码与十进制数之间的转换只要直接按位转换即可。例如：3.2格雷码格雷码的特点是：从一个代码变为相邻的另一个代码时只有一位发生变化。这是考虑到信息在传输过程中可能出错，为了减少错误而研究出的一种编码形式。例如，当将代码0100误传为1100时，格雷码只不过是十进制数7和8之差，二进制数码则是十进制数4和12之差。格雷码的缺点是与十进制数之间不存在规律性的对应关系，不够直观。4．逻辑代数4.1.1与运算只有当决定一件事情的所有条件全部具备时，这件事情才会发生，这样的逻辑关系称为与逻辑关系。例如，在图1-4(a)所示的电路中，电池E通过开关A和B向灯Y供电，只有A与B都闭合时，灯Y才会亮；A和B中只要有一个断开或二者都断开时，灯Y不亮。所以对灯亮来说，开关A、B闭合是与逻辑关系。这一关系可以用表1-4所示的功能表来表示。表1-3格雷码与十进制码及二进制码的对应关系十进制数二进制码格雷码000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000(a)电路图(b)国标符号图1-4与运算的例子和逻辑符号表1-4图1-4(a)所示电路的功能表

开关A开关B灯Y断开断开灭断开闭合灭闭合断开灭闭合闭合亮表1-5图1-4(a)所示电路的真值表

ABY000010100111如果用二元常量0和1来表示图1-4(a)所示电路的逻辑关系，则可以得到表1-5所示的表格。这种用字母表示开关和电灯的过程称为设定变量，用二元常量0和1表示开关和电灯有关状态的过程称为状态赋值，经过状态赋值得到的反映开关状态和电灯亮灭之间逻辑关系的表格称为逻辑真值表，简称真值表。这一关系可用逻辑表达式表示为：Y=A·B4.1.2或运算在决定一件事情的所有条件中，只要具备一个或一个以上的条件，这件事情就会发生，这样的逻辑关系称为或逻辑关系。这一关系可用逻辑表达式表示为：(a)电路图(b)曾用符号(c)国标符号图1-5或运算的例子和逻辑符号表1-6图1-5(a)所示电路的功能表开关A开关B灯Y断开断开灭断开闭合亮闭合断开亮闭合闭合亮表1-7图1-5(a)所示电路的真值表ABY0000111011114.1.3非运算当决定一件事情的条件不具备时，这件事情才会发生，这样的逻辑关系称为非逻辑关系。这一关系可用逻辑表达式表示：

(a)电路图(b)曾用符号(c)国标符号图1-6非运算的例子和逻辑符号表1-8图1-6(a)所示电路的功能表开关A灯Y断开亮闭合灭表1-9图1-6(a)所示电路的真值表AY01104.2几种常用的逻辑运算4.2.1与非运算逻辑表达式为。与非运算的规律是：也即变量全为1，表达式为0；只要有一个变量为0，表达式为1。4.2.2或非运算逻辑表达式为。或非运算的规律是：也即变量全为0，表达式为1；只要有一个变量为1，表达式为0。4.2.3与或非运算逻辑表达式为。与或非运算的规律遵从与运算、或运算、非运算的规律，运算的先后顺序为：先与运算、再或运算、最后非运算。4.2.4异或运算逻辑表达式为。异或运算的规律是：A、B取值相同时Y=0，A、B取值不同时Y=1。4.3巩逻辑仗代数的柜公式和协定理O-1律优:互补律：等幂律犹：双重否乳定律:交换律：结合律：分配律独：反演律：(a)躬与非逻吵辑符号猎(b)众或非逻饥辑符号犬(c)后与或非杯逻辑符临号浅(d不)异或送逻辑符伪号图1-间7键常用逻钩辑运算秧的符号还原律著：吸收律朽：冗余律：4.4裂.1旺逻辑函病数的最芦小项如果一循个函数礼的某个啦乘积项秆包含了散函数的省全部变剖量，其域中每个叙变量都使以原变励量或反销变量的嚷形式出像现，且密仅出现两一次，型则这个墙乘积项重称为该棕函数的杏一个标姿准积项械，标准农积项通舅常称为隙最小项煌。4.4.翼2逻辑否函数的最执小项表达蹈式任一个逻版辑函数均膀可以表示票成一组最仇小项的和比，这种表联达式称为用函数的最兵小项表达撑式，也称陷为函数的拆标准与或雨表达式，叠或称为函侍数的标准经积之和表懒达式。任女何一个n叫变量的函乎数都有一杠个且仅有荒一个最小赵项表达式法。4.5贝.1牧最简与面或表达裁式最简与饭或表达杏式，就鸽是式中歉的乘积尤项最少怜、并且绞每个乘迹积项中元的变量销也最少样的与或货表达式胜。例如屿：4.5.榨2最简县与非-与需非表达式最简与胸非-或从非表达倒式，就腿是式中盈的非号穗最少、浊并且每倍个非号肥下面乘紧积项中姓的变量功也最少蒙的与非邪-与非蠢表达式疲。例如捡：4.5.籍3最简沈或与表达收式最简或与锈表达式，燥就是式中竖的括号最船少、并且搂每个括号沿内相加的壁变量也最肉少。例如歪：4.5捐.4鼓最简与腐或非表骆达式最简与或让非表达式火，就是式确中非号下崭面相加的爷乘积项最括少、并且泳每个乘积磨项中相乘温的变量也恳最少的与范或非表达佳式。例如醉：从上面悼所介绍而的函数万的各种敞最简表悼达式可丑知，只翼要得到瓶了函数兄的最简蛮与或表胞达式，慌再利用嫁摩根定脸律进行遍适当的锐变换，技就可以厚得到其户他几种足类型的熄最简表驶达式。棒所以，桥对逻辑属函数进蜻行化渴简时，交往往先卖将其化室为最简叹与或表类达式，针然后再脸根据需暖要将其炸转化为芝其他形鼻式的最丝式简表达垄式。5．逻街辑门电末路实现基本迎和常用逻项辑运算的煎电子电路戴，叫做逻识辑门电路益，简称门曲电路。例溜如，实现石与运算的咐电路叫与益门，实现渗或运算的鞠电路叫或耽门，实现震非运算的提电路叫非孝门，也叫歼做反相器茄。在逻辑祥代数中丸，逻辑兽变量的娘取值不华是0就呆是l，狭是一种监二值量挖。在数舌字电路仇中，与腊之对应须的是电坊子元件悔的两种涝状态。简能实现弯这种两经状态的料电子元刊件称为拦电子开后关。半啄导体二躁极管、泉三极管照和场效塘应管在表数字电值路中就挎是构成鞋这种电上子开关保的基本代开关元联件。数字电缠路中使插用的集亚成门电仪路分为毯TTL掘和CM丘OS两伐类。5.1霜TTL集翠成门电路TTL宇电路是袋目前双妙极型数踩字集成痰电路中弄用得最闻多的一毅种，由巨于这种巷数字集夹成电路嘱的输入傲级和输锣出级的隶结构形精式都采互用了半约导体三虽极管，袭所以一段般称为佩晶体管袋-晶体移管逻辑梳门电路雾，简称淡TTL兰电路（贡Tra拆nsi豆sto命r-T匙ran扭sis瘦tor捞Lo歪gic龙）。5.1美.1录TTL劳与非门深电路结能构TTL集隔成电路内限部器件主鹅要由晶体勉管(Tr某ansi勉stor滚)和电阻拼组成，电碰路的输入忘和输出都屋是晶体管水。下图所晓示为TT护L集成与参非门内部植电路结构杨。VT1啊是多发射烈极晶体管料，A、B岂、C是信探号输入端启，Y是信封号输出端肾。当V1击的发射设极A、形B、C慕均接高蛛电平时忠，电源坝VCC年经Rl线，V1膜(bc美结)向设V2、清V5提败供基极净电流，粉V2，袜V5饱督和，输若出端Y渗为0.派3V低戚电平。当V1壤的发射姑极A，劲B，C否有1个弊或全部院接低电视平(0迷.3V析)时，核V1导文通，V脾1基极奖电位为票0.3铜V+0骡.7V择=1V猛，不足偿以向V剂2，V涉5提供暂基极电突流，所罢以V2烫，V5欺截止，雷电源V坛CC经烈R2向冶V3，匪V4提驼供基极删电流，废V4饱攀和导通伶，输出敲端Y为痰3.6橡V高电狠平。由此可知匙，输出与生输入是“特与非”逻让辑关系，贼其逻辑函蛮数式为：74LS绢00、7绕4LS1树0、74乓LS20尘、74L油S30是狭几种常用子的中小规陵模TTL约门电路，母它们的逻孙辑功能分巩别为：四胞-2输入趋与非门、枪三-3输帅入与非门棋、二-4星输入与非拦门、8输状入与非门匠。5.1.枯2TT蔬L集成电枣路的参数TTL集嫩成电路的混参数见下雹表。参数典型值最大值最小值电源电压5V5.25V4.75V输出高电平3.6V输出低电平0.3V输入低电平0.3V0.8V0输出高电平3.6VVCC1.8V输出电流16mA(74系列)20mA(H.S系列)8mA(LS系列)扇出能力40个同类门频率特性<35MHz5.1.挎374慕系列TT课L集成电烟路分类我国TT摘L门电路弟产品型号衫和国际通础用的美国击德克萨斯竖（TEX辫AS）公跨司所规定旅的电路品茫种、电参菠数、封装帐等方面一津致，以便投互换。7稳4系列T举TL集成狠电路分类纪见下表。型号名称型号名称74×××标准型74AS×××先进肖特基型74LS×××低功耗肖特基型74ALS×××先进低功耗肖特基型74S×××肖特基型74F×××高速型5.1产.4誉判断T荡TL集仓成电路贝好坏的刺方法用万用污表电阻莲挡测试感74系秩列TT槐L集成研电路，硬正常阻穷值见下垫表。测试种类正向电阻值反向电阻值电源正极与负极之间10kΩ～100kΩ7kΩ其他管脚与负极之间>100kΩ7kΩ～10kΩ5.1.连6TT拦L集成电峰路多余输乱人、输出纤端的处理TTL絮集成电衫路的多狮余输入纺端最好屈不要悬装空。虽漠然悬空灯相当于跑高电平关，并不勺影响与说门和与得非门的塔逻辑关旅系，但溉悬空容誉易受干乖扰，有规时会造腔成电路仰误动作驰。因此擦，多余泉输入端南要根据丢实际需疯要做适福当处理客。例如共，与门禽和与非带门的多智余输入吃端可直炉接接到巷电源V既CC上戒或将多详余的输筑入端与味正常使蓬用的输叼入端并绞联使用胀。对于的或门和忠或非门泉的多余奸输入端依应直接谊接地。对于多余挨的输出端尽，应该悬库空处理，嚼决不允许巴直接接电桐源或地。然否则会产庄生过大的醉短路电流气而使器件刷损坏。5.2臭CMOS标集成门电纸路CMO率S集成轰门电路怀由绝缘忠栅场效盖应管组乘成，是敢互补M般OS电遣路，与掉TTL贺集成门谜电路相淋比，具框有制造橡工艺简俗单、集细成度高梢、输入林阻抗高贼、体积森小、功井耗低、确抗干扰树能力强夹等优点皆，缺点哭是工作巴速度较台低。5.2教1轻CMO扫S集成剧非门电晌路结构CM0缎S非门页电路及发逻辑符锅号如右污图所示随。V1是累NMO焦S管，鹿源极接订地，称槐为驱动江管；V猫2是P匪MOS青管，源湖极接电膏源+V盛DD，订称为负排载管。土两管的接栅极相捧连，作很为输入悦端A；烘两管的输漏极相遵连，作米为输出惕端Y。当A为高绘电平时，箱V1管导无通，V2划管截止，村输出端Y府为低电平贡。当A为绞低电平昂时，V仁2管导喜通，V虏l管截远止，输吓出端Y查为高电捎平。输出与爸输入符缎合“非抢”逻辑劲关系，择即：5.3镰TT群L集成冤电路与毛CMO色S集成语电路的沸区别5.3.冬1从型吧号上区别TTL型尸集成电路浇型号上标睛有CT5储4/74周（普通）翠、CT5垦4/74邻H（高速年）、CT历54/7饶4S（肖哀特基）和粮CT54准/74L抛S（低功垃耗）等4流个系列。彼CMOS营型集成电馆路型号上经标有CC融××××汉，CD×帆×××，纹HD××渡××。5.3.捡2从电向源电压上寸区别TTL型荒集成电路疗的电源电惜压为5V丸，电源符亩号是VC抬C，接地令符号是G世ND。府C短MOS型仍集成电路适的电源电减压为3～数18V，环电源符号献是VDD租，接地符泻号是VS格S。5.3.甘3从输拿出电压的献动态范围如上区别TTL型贵集成电路串输出电压疲高电平为茄3.6挤V，低电祥平为0.求3V，篮动态范围贺是3.3酱V。缓C料MOS型记集成电路竟输出电压丢高电平接倍近电源电剥压，低电熟平为0同V，动态液范围是整吨个电源电舞压。5.4洞实际集成柔电路管脚闸排列如图1居-11驱所示的番集成电揪路分别童是TT营L与非拒门74楼LS0蹲0、7遮4LS京20、列74L液S30李和CM览OS六我非门C免D40止69。咽图中V萌CC和喜VD哪D为电剑源，G呜ND和廉VSS泥为地，次NC为剃空管脚过，A、渠B、…绍，H为利逻辑输碰入端，床Y为逻迎辑输出烂端。图1-1贤1TT底L与非门芬74LS及00、7北4LS2售0、74泰LS30滴和CMO树S非门4尤069管没脚图5.5糊集电极开鲁路门(O险C门)的瞧应用集电极开速路门是指庙集成电路胃输出级晶脏体管的集钻电极上无茶负载电阻踪蝶，也没有懒连接电源配。集电极荐开路的与练非门电路盾结构和逻腰辑符号如置图1-1燥2所示，茧工作时需狼要外接负窗载电阻R兵和驱动电割压U(U记不一定等钩于5V)明。OC门在丘逻辑功能燃上可以实嫌现线与，再即两个以死上的OC绵门的输出皱端可以直侄接连接(塔通过负载卖电阻接电省源)，当航某一个输目出端为低暂电平时，卵公共输出唐端Y为低古电平，即椒实现“线遭与”逻辑狡功能，如俘图1-1姓2(b)深所示。如图1-票12c所很示电路的竭逻辑函数致式为：OC门的魂另一个作讲用是可以舟变换输出梁电压，其慌输出电压号值由外接季电源电压南U确定。(a)葡电路结朱构剧(b才)逻辑吸符号凯(c羽)线与耗逻辑电牧路图l-1碌2OC喉门电路结掀构、逻辑出符号及电匹路5.6缩慧三态门(券3S)的慎应用三态门是鹊指逻辑电诸路的输出捷端除了正症常的高、轿低电平状扁态外，还茎有一个高事阻抗状态舍，在高阻袜抗状态时侮，输出端集与外部连亲接线路隔管离。三态驱门的这个璃特点使得功在一根导席线(常称晶为数据总肉线)上可今以连接多痒个三态门蹦的输出端曾，轮流接至收来自不嗽同三态门单的信号。葱当然，数阀据总线在宫接收某个甲三态门信惹号时，其挖他三态门娇必须处于乏高阻状态竟。三态与境非门的倡逻辑符涛号如图渡所示，扇除了输柔入、输捉出端外兼还有一只个使能妇端E。裁使能是煮指当使湖能端有给效时，掠按与非兼逻辑工凯作，当逆使能端邪无效时邪，三态冰门处于记高阻状草态。使修能端有凝个小圆拦圈表示更在低电探平时有晃效，使侍能端没黄有小圆拴圈则表导示在高母电平时纯有效。任务二拖1独位二进奴制数加忍法器的资制作知识要绵求：掌握集和成TT愿L门电份路(7雷4LS糊00，鲜74L场S86棚)的功作能；掌纯握1位析二进制雄数的加能法运算梯；学会劝化简逻橡辑函数叫；了解冷4位二恭进制集怠成加法村器；学茅会一般务的组合梢逻辑电巷路的分驳析和设秃计方法涝。技能要暂求：学会使用另万用表、妄稳压电源盐、电烙铁什；学会万衬能板的使辅用和焊接滑、电阻和监发光二极删管的使用疗；学会认尿识和连接清电路图；世学会74包LS00括和74L住S86使沿用。1．集卧成TT赵L门电垒路74属LS0最0和7耐4LS逗86的都功能74LS拨004器-2输入尾与非门的旬引脚排列释如图1-驶18所示期。74LS对86是异姑或门，实泡现异或运衡算。异或差运算的规禁律是：A削、B取值钥相同时（郊即A=B逢=0及A统=B=1陶）时Y=签0，A、旺B取值不赢同（即A随=0、B倚=1及A棍=1、B栏=0）时摊Y=1。岗它的逻辑佣符号和引眠脚排列如蛛图1-1妻9所示。图1-1扇8TT造L74L抚S00引催脚图图1-典19屠异或门输逻辑符角号和T刮TL7哪4LS钩86引絮脚图2.1球半加稍器半加器（慰Half菜Add比er），黄简称HA愿。能对1陕位二进制镰数进行相虏加而求得打和及进位剩的逻辑电役路称为半绪加器。它掌只将两个枕1位二进寒制数相加沫，而不考必虑低位来封的进位。设两个停加数分准别用A倒、B表坛示，和敏用S表培示，向树高位的沙进位用念C表示思，根据霞半加器喷的功能陈及二进域制加法班运算规株则，可殊以列出哥真值表缠，如表登所示。可得半老加器的壶逻辑表坚达式为吩：半加器迟可以用碗一个异舅或门和仅一个与迟门构成掩的电路土来实现栽。ABSC0000011010101101(a)弟逻辑电晴路厅(屯b)逻换辑符号2.2优全加贱器全加器（匪Full混Add吐er），链简称FA枕。除两个贼1位二进洒制数相加肆以外，还登与低位向乡丰本位的进趋位数相加垂，称之为桥全加，所宿构成的电腔路称为全船加器。表中Ci翠-1为低沈位来的进废位，Ai骄和Bi分搏别为本位疾的被加数纷和加数，誉Si为本胡位的和，爹Ci为向逢高一位的弱进位。AiBiCi-1SiCi00000001100101001101100101010111001111112.3殃多位末全加器实现多言位二进裤制数相乏加的电锡路称为蒙加法器拨。按照挑进位方俭式不同预，加法羡器分为承串行进愈位加法迟器和超启前进位胜加法器闷两种。2.3.斧1串行他进位加法棕器把n位令全加器奔串联起裂来，低准位全加贵器的进诉位输出径连接到啄相邻的纱高位全绪加器的票进位输兔入，便岸构成了够n位串羽行进位煌加法器计。下图阿所示为最4位串跳行进位龙加法器侵的逻辑炉图。其蚁低位进私位输出席端依次奋连至相扣邻高位记的进位盆输入端职，最低历位进位甜输入端释接地。旧因此，饲高位数防的相加捞必须等宪到低位券运算完没成后才婆能进行壤，这种进进位方床式称为殃串行进菌位。运份算速度役较慢。2.3.奏2超前欲进位加法知器为了提高酱运算速度烛，在逻辑铲设计上采荐用超前进矛位的方法袋，即每一殃位的进位螺根据各位萌的输入同见时预先形怪成，而不醋需要等到笼低位送来瘦后才形成疤。其进位裕数直接由矛加数、被秀加数和最列低位进位笔数形成。染各位运算昼并行进行凝，运算速闻度快。3.1疼逻辑函数撑的公式化匀简法所谓公式虎化简法就赤是用学过莲的公式和态定理对逻因辑函数进精行化简的大方法。公见式化简法剧中常常用床到的方法闲及公式和妙定理有以档下几种：1、并享项法：舞利用公格式辫，卷将两项疫合并为自一项，门并消去晚一个变没量。例猛如：2、吸收灭法：(1水)利用公驱式我，蹦消去多余资的项。例炒如(2)罪利用公也式兆，消去纽奉多余的崖变量。习例如配项法测：(1州)利用蜘公式介，为某边一项配卵上其所缺的辈变量，奸以便用昏其他方境法进行甲化简。云例如：（2）厕利用公想式崖，为深某项配承上其所悲能合并浆的项。朴例如：4、消去训冗余项法纯：利用冗有余律属，将冗盒余项BC鸣消去。例穗如：3.2.凶1卡诺风图的构成将逻辑咸函数真番值表中啊的最小馒项重新盲排列成垮矩阵形真式，并摆且使矩首阵的横储方向和海纵方向朴的逻辑弯变量的帐取值按夏照格雷封码的顺框序排列颈，这样愤构成的蚁图形就弟是卡诺际图。图喇1-2语4所示久分别是查2变量印、3变绣量和4驳变量的倘卡诺图赛。(a)航2想变量卡班诺图村(b铲)时3变量合卡诺图医(农c)烦4变穴量卡诺员图图1-2秤4卡饶诺图的构滴成3.2.总2逻辑定函数在卡适诺图上的惧表示如果逻辑需函数是以甜真值表或桑者以最小剂项表达式领给出的，模只要在卡猾诺图上那氏些与给定骂逻辑函数症最小项相合对应的方紧格内填入届1，其余届的方格内财填入0，茅即得到该结函数的卡奏诺图。例如，下拍表所示的缓函数Y，习在卡诺图琴中对应于渣ABC取肠值分别为群000、念011、箭100及档111的盒方格内填遵入1，其盈余方格内安填入O，速即得到如竹图1-2县5所示的雾卡诺图。ABCY000100100100011110011010110011113.2陈.3狗卡诺图宴的性质卡诺图钻具有如屿下性质拍：1、卡语诺图上凯任何两原个标1出的相邻制最小项话，可以幼合并为辅一项，化并消去缓一个变后量，如据图1-某28所简示。2、卡虏诺图上朽任何4加个标1尿的相邻互最小项吵，可以轻合并为馒一项，求并消去烤两个变斗量，如呈图1-猎29所欢示。3、卡晨诺图上助任何8易个标1邻的相邻往最小项番，可以似合并为挤一项，册并消去烤3个变止量，观如图1梳-30慈所示。图1-2包8两个相布邻最小项视合并的情山况图1-2辣94个碰相邻最小父项合并的亿情况由上述性感质可知，授相邻最小玩项的数目撒必须为2部i个才能播合并为一望项，并消泽去i个变晨量。包含全的最小项块数目越多犁，即由这勺些最小项痒所形成的味圈越大，项消去的变您量也就越裤多，从而添所得受的役逻辑表达怀式就越简镰单。这就雅是利用卡用诺图化简近逻辑函数厚的基本原悄理。图1-征30悔8个相淘邻最小倡项合并特的情况3.2请.4料图形法拳化简的虾基本步帅骤根据上述决原理，利句用卡诺图训化简逻辑疾函数可按碌以下步骤寻进行：①将逻辑羊函数正确亩地用卡诺沃图表示出延来。②合并宋最小项赞。在合仗并画圈泡时，每缠个圈所料包含的使方格数育目必须扯为2i脚个，并哪可根据陡需要将恰一些方愧格同时运画在几话个圈内洞，但每坚个圈都湾要有新李的方格脂，否则晃它就是胁多余的浮，同时哲不能漏容掉任何纵一个方蝇格。此岩外，要真求圈的日个数最防少，并牌且每个棚圈所包滨围的方驳格数目鱼最多，行这样化他简后函姥数的乘芬积项最锋少，且丛每个乘碌积项的质变量也贸最少，堵即化简狭后的函竹数是最丘简的。③将代表泻每个圈的坑乘积项相趣加，即得禽函数的最梢简与或表卸达式。4.2森逻辑鞠函数几届种表示献方法之筋间的转孕换由真值表律到逻辑图不的转换可铁按以下步锋骤进行：(1)根牌据真值表搅写出函数昆的与或表量达式，或到者画出函唯数的卡诺晌图。(2)用库公式法或爷者图形法壳进行化简卖，求出函妙数的最简哭与或表达收式。(3)根抄据函数的罩最简表达趋式画逻辑隶图，有时屿还要对与杠或表达式伸进行适当外变换，才奏能画出所卡需要的逻粉辑图。例如，输膛出变量Y风是输入变味量A、B殖、C的函另数，当A上、B、C偷的取值不那一样时，微Y=1，睁否则，Y远=O。列宗出此问题失的真值表们，并画出偏逻辑图。解：(1贺)根据题计意可以列称出函数的算真值表，斩如表1-炼17所示旧。由真值障表写出函带数的逻辑跨表达式，俗为：根据真值皱表画出函颜数的卡诺昂图，如图粗1-34庸所示。ABCY00000011010101111001101111011110表1-1撒7函瓣数Y的真霸值表图1-3拼4函数释Y的卡诺块图(2)着进行化辅简。用交图形法救，合并品函数的千最小项破，得到芳函数的疗最简与贸或表达具式为：(3)画牌逻辑图。摄根据上式返可圆出函竭数的逻辑始图，如图遗1-35悬(a)所梯示。如果要用稿与非运算棕符号画逻滋辑图，则俯应先将函若数的最简锦与或表达暂式转换为罗最简与非娇-与非表层达式：根据上式糕画出的逻饭辑图如图昼1-35携(b)所舞示。(a)淹用与、或碧、非逻辑劈燕符号招(b)跪用与非和蜂非逻辑符皆号图1-田35诊函数Y桐的逻辑需图4.2死.2拿由逻辑风图到真抬值表的嫌转换由逻辑图窝到真值表震的转换可霉按以下步似骤进行：(1)立从输入姨到输出把或从输扑出到输叠入，用哭逐级推剧导的方忘法，写写出各个厅输出(切变量)遵函数的通逻辑表鸭达式。(2)缘瑞将得到摇的逻辑告表达式棉化简，避求出函修数的最似简与或握表达式扛。(3)将绩变量的各昆种可能取袄值组合代叙入与或表炭达式中进马行计算，耕并列出函贴数的真值求表。例如，逻爹辑图如下放图所示，洽列出输出挪信号Y的思真值表。解：(1波)从输入情到输出逐典级写出各伴个输出的矿逻辑表达觉式(2)对丢逻辑表达锁式进行化照简，求出踩最简与或俱表达式3)进蜓行计算蹈，列出垮真值表杰。5．一舍般的组丧合逻辑按电路的岭分析和用设计方喷法5.1弄组合逻辑乖电路的分煮析方法分析思路查：根据给零定逻辑电拐路，找出狐输出输入毯间的逻辑哨关系，从膨而确定电倾路的逻辑益功能。基本步骤遇：根据给置定逻辑图盯写出输出颤逻辑式，拆并进行必臂要的化简当，根据真非值表和逻淋辑表达式面对逻辑电蛮路进行分埋析，判断肆该电路所衰能完成的友逻辑功能箱，做出简扰要的文字情描述，或侮进行改进荣设计。例如要求费分析图1站-37所趴示逻辑电午路的功能教。解：(捡1)写狭出输出组逻辑函泛数式(2)列泥逻辑函数间真值表(3)矮分析逻匪辑功能A、B欲、C三狡个输入乔变量中鸡，有奇亡数个1辈时，输健出为1百，否则迁输出为器0。因在此，图父示电路惜为三位止判奇电兄路，又夏称奇校近验电路浮。5.2散组合逻辑勾电路的基怒本设计方妥法设计思恩路：分予析给定睬逻辑要吵求，设分计出能载实现该日功能的卵组合逻滚辑电路谈。基本步李骤：分吗析要求泰并列出距真值表珍→求最醋简输出蛙逻辑式园→画逻编辑图。下面举例远说明设计狸组合电路形的方法和足步骤。例：设够计一个卧楼上、津楼下开竞关的控及制逻辑疫电路来锁控制楼核梯上的斩路灯，锯使之在喇上楼前清，用楼给下开关谊打开电城灯，上框楼后，劣用楼上渣开关关畏掉电灯辛；或者慢在下楼椅前，用萍楼上开公关打开铃电灯，辛下楼后羡，用楼竞下开关孤关掉电毕灯。解：(哀1)分摧析给定歌的实际呀逻辑问迟题，根写据设计孕的逻辑乱要求列唐出真值用表。设楼上旦开关为惨A，楼誉下开关询为B，投灯泡为旅Y。并照设A、摩B闭合艇时为1牵，断开吸时为0裹；灯亮显时Y为甘l，灯钳灭时Y帆为0。苏根据逻国辑要求炎列出真币值表。(2)根屡据真值表罩写出逻辑万函数的表秧达式并化思简。(3)唤根据集敞成芯片庭的类型识变换逻童辑函数堪表达式景并画出甩逻辑电淡路图。若用与非绪门实现，闹将函数表衣达式变换迎为：逻辑图笔如图所予示。因为：故可以只销用一个异挥或门实现毕，如图1隶-39所选示。在实酿际中，可宿用两个单出刀双掷开翠关完成这缴一简单的俊逻辑功能喝，见图1坡-40。5.3池组合逻辑胡电路中的遣竞争冒险5.3需.1执产生竞延争冒险拘的原因在组合电堆路中，当鞭输入信号借的状态改万变时，输乖出端可能极会出现不姐正常的干录扰信号，倘使电路产越生错误的克输出,这口种现象称秩为竞争冒尸险。组合电路板中的竞争咸冒险，主项要是门电庭路的延时帝作用产生呜的。由于冬门电路的趴延时作用英，使信号笛从输入经委过不同的万通路传输驻到输出级塞所需的时丝式间不同，袭从而就有煎可能导致讯错误的输摇出。图1-4壮3与门电萝路产生的济竞争冒险图1-滩44或高门电路绞产生的若竞争冒宾险5.3缠.2碍消除竞劫争冒险览的方法为了找到娘发现和消叛除竞争冒出险的方法徒，考察函劳数。这个函炕数的逻断辑图和膏卡诺图歪如图1腿-45治所示，题其波形狮图如图攀1-4超6所示杰。由上蓬式可知防，当A攻=C=盟1时，汁Y=1弟，与B棉的状态兴无关。侧但由波优形图可荒以看出秘，在B饰由1变栽0时，屋由0变翠1有一虏延迟时烦间，在矩这个时默间间隔她内，门腊2和门滋3的输箱出AB侵和BC亭同时为斤0，而青使输出明出现一犹个负跳植变的窄庆脉冲，仿即出现板了竞争半冒险。(a)逻尤辑图傻(b)卡傲诺图图1-肃45用域卡诺图旨来发现版竞争冒忙险图1-4甲6产生了杆竞争冒险乱的波形这个现象愿反映在卡妨诺图上，湿就是当B团由1变0虑时，函数构从乘积项云这个圈跨窜到乘积项佛那个圈。朽分析这两添个乘积项奶的圈，可剪以发现它伸们相邻但群不相交。铅由此，可践以得到发醋现竞争冒富险的方法膝是：如果唱卡诺图中岗乘积项的蓝圈之间有山相邻但不剃相交的情亲况，则有暂竞争冒险陵存在。消除竞争揪冒险的方懒法之一是私在函数中桌增加一个扭乘积项A拍C，这个世新增加的厘乘积项就素是运用冗伍余律消去错的冗余项夜，即图1习-45(技b)中虚骑线所示的塑圈。这个忆圈把两个送相邻但不敢相交的圈荣连接在一索起。这时惨逻辑函数龟为：这样，骨当A=弟C=1录时，有即B发生论变化时，跃Y保持为晒1，这样迅就消除了毯A=C=词1时电路顺的竞争冒苏险。消除娱了竞争冒角险后的波爹形如图1痛-47所救示，逻辑微图如图1圈-48所氏示。任务三刷4帅位二进席制数值魄比较器赶的制作知识要求辅：熟悉1身位二进挺制数值缎比较器交；掌握册4位集堡成数值延比较器奶(74恐LS8腹5)；剖了解集洪成数值绵(74扇LS8蔑5)比林较器的寻位数扩隙展；二叶进制编从码器；资会用真跪值表分撤析电路叙；了解替集成数肿值比较泊器(7及4LS套85)些的位数束扩展；互掌握二棕进制编碗码器和听二-十砍进制编树码器。技能要王求：学会用索万能板祸来完成淋4位二渴进制数迈值比较搅器的制撇作；正页确使用插74L上S85躺、电源吼、电阻麻、开关蜻和发光疏二极管伙；学会碎识别电六路图。1、1位努二进制数皆值比较器两个1杜位二进盆制数进厅行比较荡，输入帖信号是承两个要鼠进行比萝较的1说位二进可制数，扯现用A千，B表阅示；输凯出是比冲较结果照，有3纹种情况属：A>谁B、A疏<B、层A=B叫，现分裂别用L闭l、L身2、L皱3表示静。设A冲>B时孝Ll=漏l；A急<B时饿L2=详l；A启=B时稼L3=坊1。由环此可列根出1位摇数值比咏较器的梯真值表钢，如下泛表所示章。根据首此表可岂写出各视个输出期的逻辑怕表达式颜：由以上缓逻辑表岭达式可骆画出1盖位数值瓦比较器鞭的逻辑迹图，如密图1-泳53所脆示。2．4位鹅集成数值轿比较器两个多位港数码A、温B的比较演，是从A拜的最高位蹲和B的最杠高位进行孔比较，如肯果二者不搁相等，则肾该位的比窃较结果就贪可以作为磨A、B的档比较结果亦；如果二上者相等，乱则再比较进次高位，据依此类推激。显然，北如果A=技B，则比翼较步骤必户须进行到颠最低位才暮能得到结商果。4位数值么比较器的迁真值表如隙表1-2忠5所示，敏表中符号所“×”表爹示为任意拳值。图1-秀54域4位数波值比较排器的逻盲辑图4．二进曾制编码器用文字、稠符号或者疲数字表示丹特定对象昂的过程称佳为编码。邪在数字电诱路中使用砌二进制数勉进行编码详，相应的捐二进制数浸称为二进装制代码。贡实现编码队操作的电牙路称为编施码器。4.1项3位遭二进制编诱码器3位二进裙制编码器塌是把8个母输入信号脆，编成对霞应的3位河二进制代取码输出。隐因为输入痕有8个信谎号，要求蚊有8种状抛态，所以爽输出的是勺3位二进妹制代码。逻辑图如岂图所示。窑图(a田)是由或缩慧门构成的裕3位二进顾制编码器未，输入为练原变量，据即高电平锁有效；图颂(b)渡是由与非洋门构成的劫3位二进匪制编码器故，输入为舒反变量，删即低电平喂有效。无坡论是在图众(a)隙中还是在播图(b添)中，I气0的编码益都是隐含现着的，即支当I1、绵I2、I紧3、I4扭、I5、森I6、I忧7均为无狭效状态时驶，编码器拌的输出就吸是I0奶(或)的纲编码。4.2族3弟位二进封制优先治编码器前面介绍咐的编码器迁，输入信修号都是互碰相排斥的询。在优先粒编码器中信则不同，及允许几个像信号同时绞输入，但轻是电路只腾对其中优猴先级尉最缓高的进行健编码，不真理睬级别奖低的信号粉，或者说狮级别低的壶信号不起寨作用，这残样的电路灰叫做优先衔编码器。掀也就是说辈，在优先拿编码器中弱是优先级顿别高的信涝号排斥级坚别低的，都即具有单旷方面排斥畏的特性。(a)中由或门辆构成等(b商)由哭与非门构碑成图1-排58究3位二亮进制编腊码器3位二进粱制优先编暖码器的输喜入是8个伞要进行优献先编码的联信号I0纤～I7，春设I7的桶优先级别革最高，I势6次之，毕依此类推霞，I0最诊低，并分角别用00灵0、00捷1、…、黎111表意示I0、穷I1、…钩、I7。光根据优先僻级别高的镰信号排斥章级别低的颂特点，即恭可列出优压先编码器挤的简化真叨值表，即仍优先编码错表，如表泽1-27惕所示。由表1-吓27直接饲可得：根据上投述表达抱式即可驶画出如爆图1-喜59所袄示逻辑羡图。在胀图1-因59中士，I0坚的编码末也是隐总含的，塑当I1户～I7闪均为0隔时，电叼路的输蛋出就是欠I0的庙编码。因为3口位二进今制优先诊编码器泡有8根捎输入编听码信号苍线、3迎根输出母代码信畏号线，轰所以又励叫做8售线，3回线优先称编码器核。如果要岩求输出兵、输入筛均为反伞变量，欠则只要残在图1怜-59促中的每掠一个输矿出端和暴输入端庭都加上凤反相器泡就可以元了。图1-5被93位奏二进制优睁先编码器4.3延集成8线烤-3线优衣先编码器下图所示木是TTL说集成8线偿-3线优案先编码器妻74LS时l48的补引脚排列慰图和逻辑革功能示意盟图，其真亩值表如下村表所示，聋表中符号恰“×”表静示为任意霉电平。图1-辫60集聚成8线豪-3线匠优先编饥码器7要4LS跨l485．二-忌十进制编祖码器将十进墓制的1治0个数伐码0、余1、2或、3、样4、5泄、6、厚7、8猾、9编户成二进狠制代码末的逻辑崖电路称凶为二-验十进制闷编码器偿。现以申最常用府的84奥21B窃CD码肠编码器眠为例说欺明。5.1赵8桥421挽BCD萄码编码且器因为输舟入有1僵0个数永码，要妥求有1劣0种状隆态，而兼3位二伏进制代厨码只有帮8种状月态，所蓬以输出抹需用4莫位二进溪制代码尊。设输策入的1脚0个数否码分别惭用I0弃、I1控、…、茂I9表勒示，输惹出的二程进制代云码分别吉为Y3挠、Y2颈、Y1投、Y0栽，采用于842荷1BC抗D码，惠则真值岂表如表蓄1-2易9所示插。由于嘉I0～群I9是注一组相揉互排斥镰的变量汉，故可卷由真值脾表直接调写出输假出函数船的逻辑组表达式泪，即为疼：逻辑图如侄图1-6献2所示。壁其中I0弦也是隐含咐着的.（a）尸由或门透构成我（b抵）由与呼非门构掀成图1-鄙62鼓842鼓1BC侍D码编例码器5.2叙8421劫BCD码禽优先编码宁器设优先具顺序是使从I9法至I0眠递降，塘则84黄21B搜CD码底优先编舍码器的皆真值表须如表1玩-30诵所示。艰由表1谣-30晚可直接宫写出输济出的函叉数表达届式，为岗:根据上列窑表达式可卫画出如图神1-63鼓所示的逻钢辑图。因口为842期1BCD伙码优先编粉码器有l羡O根输入零编码信号莫线，4根春输出代码持信号线，利所以又叫买做10线夕-4线优溉先编码器冒。如果在图悦1-63挂所示电路砍的基础上阁，在每一为个输入端释和输出端溜都加上反虏相器，便递可得到输但入和输出虹均为反变拢量的84陡21BC与D码优先距编码器。图1-6蜓384首21B辨CD码优下先编码器任务四不4位二毕进制数加卫法数码显炉示电路的非制作知识要求丙：掌握四位计二进制加垦法运算；斗掌握集成亿二进制译捆码器及二威-十进制臭译码器；狭掌握LE坑D数码管剂和显示译扑码器；掌色握74L锣S283议，CC4傅008，抄74LS棵138，扩BS20胳1，BS个202，铺74LS跑147，乒74LS蠢148，亩CD45犁11；了佛解二进制纹译码器。技能要求艇：会使用7尾4LS2楼83、C闭C400语8、74版LS13虏8、BS帅201、约BS20糠2、74叹LS14宰7、74诞LS14芝8、CD丧4511今；学会用药万能板来荒完成四位肿二进制数另加法数码贿显示电路姐的制作。1．四巷位二进曾制加法坐运算电垒路1.1蝇加法程器实现多位寇二进制数答相加的电遇路称为加袋法器。按庭照进位方夸式的不同孩，加法器丈分为串行津进位加法生器和超前察进位加法斯器两种。1.1诱.1裕串行进店位加法税器把n位全豆加器串联端起来，低洞位全加器刊的进位输缘瑞出连接到针相邻的高究位全加器领的进位输睡入，便构照成了n位拌的串行进哨位加法器枝。下图所志示为4位块串行进位问加法器的避逻辑图。由上图可渴知，尽管昼串行进位荣加法器各悄位相加是闸并行的，坑但其进位限信号是由广低位向高群位逐级传帽递的。这变样，要形本成高位的六和，必须橡等到低位探的进位形弟成后才能漂确定。因奴此，串行嘴进位加法可器速度不损高。1.1乞.2雅超前进显位加法恒器为了提搁高运算哥速度，纯在逻辑蝇设计上毯采用超集前进位生的方法尚，即每翻一位的果进位根菜据各位麦的输入童同时预浮先形成形，而不垒需要等把到低位缓的进位逆送来后蝴才形成灾。4位慌并行相授加超前尼进位加蛮法器的谨逻辑图童，见图越1-7屿9。图杯中虚线幸框内的屯电路是尾实现超伯前进位俭的电路男部分，圈称为超除前进位福发生器虏。1.2霸加法器的栽应用加法器除棉用来实现住两个二进蛙制数相加抄外，还可翅用来设计面代码转换幅电路、二缓进制减法刊器和F柳进制加法寨器等。1.2.完184春21BC摸D码转换饥成余3码由余3扶码的定哲义可知亮，余3蛋码比相泉应的8定421锁BCD涨码多3雾。为了拐实现这他种转换斗，用一棚个4位寄加法器肚即可。泰只要在覆4位加券法器的距输入端情A3、祝A2、刻A1、搁A0输闪入84从21B岔CD码帮，在输馒入端B萄3、B蒜2、B驰1、B格0输入咐常数0营011中，进位肠输入端认C0-群1置0蜘，则在娘输出端旁S3、叛S2、劳S1、党S0得坊到余3跳码，见龙图1-差82。1.2扇.2效构成二拐进制并罢行加法垮/减法董器加法器岂也可用颜于减法搅运算，屯其方法廉是用被麦减数加沿上减数绒的补码妥。设两堆个不带徒符号的楼4位二灯进制数航为A=糊A3A辱2A1祖A0和兆B=B顶3B2谦B1B异0，则沃：A-B斧=A3备A2A彩1A0悠-B3捎B2B盖1B0绕=A3录A2A贼1A0累+欠+及1两个正数披的加法/锐减法运算握可由下图庄所示的电赌路完成，要图中将进贱位输入端旬C0-1锤作为加法霉/减法控禾制变量。均当C0-村1=0时工,B⊕0燃=B,电谊路执行A茂+B运算鸟；当C0仿-1=1桶时，B冠,电材路执行A搬-B运算盆。1.2架.3碌构成二浸-十进思制加法能器有时希代望直接斯以十进馋制数进断行算术姐运算，房诚其输入嫩是十进纸制的8乱421桐BCD惠码形式梢，输出和也是十麦进制B舒CD码胶，这样豆可省去丘二进制懒与十进散制之间饥的转换巾。二进怀制加法移器的输奖入是二望进制数摧，输出行也是二洲进制数厘。如果书将两个斯BCD诉码十进忠制数输肿入到一纲个4位冰二进制烂加法器羞，则加控法器的样输出将歼是一个冷从0到名19范猾围内的满二进制终和数，名如表1弄-32心的左边县一栏所推示，显额然这些赔和数不潜是所要柱求的B宣CD码望输出形隆式，要烟求的B抹CD码端输出形天式如表恨1-3去2的中仓间一栏植所示。分析表咸1-3莲2可知隔，当二劈燕进制和骨数小于画或等于龄100夏1时，辉二进制眼和数等永于BC还D码和笋数；当逐二进制应和数大模于10尺01时狐，二进像制和数收不等于惜BCD即码和数辈，需要巷加以校然正。校愁正的方炭法是将膛二进制床和数加朗上01阳10，蜓就可以堪得到正刊确的B连CD码臣和数，龄并产生百进位输劈燕出。所鸣以，进伴行二-猾十进制妥数码加票法运算鞠需分两假步进行肆：第一婆步按二沾进制运美算规则三进行运棚算；第鸣二步对寇运算结课果进行客判断，闻若和数柏大于1电001沉，则电翅路自动捉对和数践加上0厕110遣，并在把组间产宿生进位递，否则责即为最秘后运算偶结果。秀所以一徒个1位猴二．十踪蝶进制加候法器应姐由两个悔4位二思进制加轻法器和臭一个加悟011救0的校莲正网络球组成。进一步分票析表1-粗32，可打找出校正煮条件的逻槽辑表达式滚。显然，疾在二进制洋和数具有热进位输出多，即C3成=l时，没需加以校舒正；当和响数出现从达1010千～111拔1这6种碧代码之一鸭时，也需倚要进行校衣正。所以活，校正条伶件的逻辑夜表达式为温：衣C母=C3+劲S3S2北+S3S姿1由此得踩到1位创二-十奖进制加泄法器的笔逻辑图菌，如图来1-8份4所示抵。图1-耳84冒1位二乐-十进棍制加法插器2.摔集成移二进制愁译码器译码器是爸将输入二市进制代码钉的状态翻串译成输出源信号，以伯表示其原你来含义的凤电路。译骂码器的种汇类很多，院但各种译嘴码器的工朱作原理类肥似，设计耽方法也相幸同。把二进制鸽代码的各纽奉种状态，谣按照其原熊意翻译成哄对应输出再信号的电外路，称为之二进制译标码器。2.1睡3着位二进贩制译码熄器3位二稼进制代杆码可表量示8种侮不同的抽状态，痛所示输侍出的必阵须是8阿个译码核信号，愧设8个锣输出信海号分别敌为Y0傅、Y1递、…、遇Y7。摄根据二鼠进制译蚀码器的暑功能。三可列出讽3位二框进制译锯码器的框真值表堪，如表姐1-3池3所示愤．从真值表兵可知，对对应于一组花变量输入孤，在8个磨输出中只堤有1个为观1，其余严7个为0放。因为输钩入端3个逐，输出端鸦8个，故谨又称之为守3线-8装线译码器产，也称为孔3变量译绩码器。由捡真值表可赠直接写出奖各输出信月号的逻辑荣表达式：根据这滩些逻辑冬表达式浊画出的暖逻辑图