微电子工艺工艺集成与封装测试

微电子工艺(5)

----工艺集成与封装测试1第10章金属化与多层互连第五单元工艺集成与封装测试第12章工艺集成第13章工艺监控第14章封装与测试2第10章金属化与多层互连第12章工艺集成12.1金属化与多层互连12.2CMOS集成电路工艺12.3双极型集成电路工艺3第10章金属化与多层互连12.1金属化与多层互连金属及金属性材料在芯片上的应用被称为金属化，形成的整个金属及金属性材料结构称金属化系统。金属化材料可分为三类：互连材料；接触材料；MOSFET栅电极材料。4第10章金属化与多层互连12.1金属化与多层互连

互连材料指将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块；接触材料是指直接与半导体材料接触的材料，以及提供与外部相连的连接点；MOSFET栅电极材料是作为MOSFET器件的一个组成部分，对器件的性能起着重要作用。5第10章金属化与多层互连12.1.1欧姆接触欧姆接触指金属与半导体的接触电阻值远小于半导体本身电阻。金/半接触的电流密度：肖特基势垒高度：接触电阻：低掺杂接触电阻：高掺杂接触电阻：6第10章金属化与多层互连12.1.2布线技术集成电路对互连布线有以下要求：①布线材料有低的电阻率和良好的稳定性；②布线应具有强的抗电迁移能力；③布线材料可被精细刻蚀，并具有抗环境侵蚀的能力；④布线材料易于淀积成膜，粘附性要好，台阶覆盖要好，并有良好的可焊性。7第10章金属化与多层互连1、电迁移现象在大电流密度作用下金属化引线的质量输运现象。质量输运沿电子流方向，结果在一方形成空洞，另一方形成小丘。中值失效时间MTF指50%互连线失效的时间：8第10章金属化与多层互连2、稳定性

金属与半导体之间的任何反应，都会对器件性能带来影响。如硅在铝中具有一定的固溶度，若芯片局部形成“热点”，硅会溶解进入铝层中，致使硅片表面产生蚀坑，进而出现尖楔现象，造成浅结穿通。克服这种影响的主要方法是选择与半导体接触稳定的金属类材料作为阻挡层或在金属铝中加入少量半导体硅元素，使其含量达到或接近固溶度，这就避免了硅溶解进入铝层。

9第10章金属化与多层互连3、金属布线的工艺特性

附着性要好，指所淀积的金属薄膜与衬底硅片表面的氧化层等应具有良好的附着性。台阶覆盖性好，是指如果衬底硅片表面存在台阶，在淀积金属薄膜时会在台阶的阴面和阳面间产生很大的淀积速率差，甚至在阴面角落根本无法得到金属的淀积。这样会造成金属布线在台阶处开路或无法通过较大的电流。

10第10章金属化与多层互连4、合金工艺

金属膜经过图形加工以后，形成了互连线。但是，还必须对金属互连线进行热处理，使金属牢固地附着于衬底硅片表面，并且在接触窗口与硅形成良好的欧姆接触。这一热处理过程称为合金工艺。合金工艺有两个作用：其一增强金属对氧化层的还原作用，从而提高附着力；其二是利用半导体元素在金属中存在一定的固溶度。11第10章金属化与多层互连12.1.3多层互连

多层互连，一方面可以使单位芯片面积上可用的互连布线面积成倍增加，允许可有更多的互连线；另一方面使用多层互连系统能降低因互连线过长导致的延迟时间的过长。因此，多层互连技术成为集成电路发展的必然。多层互连系统主要由金属导电层和绝缘介质层组成。因此可从金属导电层和绝缘介质层的材料特性，工艺特性，以及互连延迟时间等多个方面来分析ULSI对多层互连系统的要求。

12第10章金属化与多层互连12.1.3多层互连

否是完成器件结构硅片CVD介质薄膜平坦化光刻接触孔和通孔PECVD钝化层是否最后一层金属化测试封装13第10章金属化与多层互连12.1.4铜多层互连系统工艺流程

14第10章金属化与多层互连12.1.4铜多层互连系统工艺流程

15第10章金属化与多层互连12.2CMOS集成电路工艺

16第10章金属化与多层互连12.2.1隔离工艺在CMOS电路的一个反相器中，p沟和n沟MOSFET的源漏，都是由同种导电类型的半导体材料构成，并和衬底（阱）的导电类型不同，因此，MOSEET本身就是被pn结所隔离，即是自隔离。只要维持源/衬底pn结和漏/衬底pn结的反偏，MOSFET便能维持自隔离。而在pMOS和nMOS元件之间和反相器之间的隔离通常是采用介质隔离。CMOS电路的介质隔离工艺主要是局部场氧化工艺和浅槽隔离工艺。17第10章金属化与多层互连12.2.1隔离工艺1、局部场氧化工艺18第10章金属化与多层互连12.2.1隔离工艺2、浅槽隔离工艺19第10章金属化与多层互连12.2.2阱工艺结构

20第10章金属化与多层互连12.男2.3狡薄栅策氧化技汽术栅氧化层齐是MOS器件的核俘心。随着肾器件尺寸程的不断缩古小，栅氧专化层的厚尺度也要求弓按比例减庸薄，以加顷强栅控能牛力，抑制崖短沟道效哗应，提高彩器件的驱猾动能力和素可靠性等誉。但随着每栅氧化层只厚度的不巩断减薄，坝会遇到一电系列问题胀，如：栅飘的漏电流薯会呈指数兼规律剧增蹲；硼杂质众穿透氧化滨层进入导煎电沟道等损。为解决梁上述难题沈，通常采坝用超薄氮策氧化硅栅暮代替纯氧蜡化硅栅。任氮的引入垃能改善SiO2/Si界面特哄性，因渣为Si-N键的强度株比Si-得H键、Si-秧OH键大得悔多，因汉此可抑政制热载指流子和之电离辐悉射等所税产生的做缺陷。漏将氮引释入到氧宏化硅中衬的另一笛个好处灶是可以奋抑制PMOS器件中硼竞的穿透效电应，提高疗阈值电压绍的稳定性晋及器件的染可靠性。21第10叹章金动属化与渡多层互萌连12.2拖.4非恩均匀沟道穗掺杂栅长缩垮短和短别沟道效灶应这对伤矛盾可耀以通过监非均匀永沟道掺涛杂解决歼，即表刑面杂质母浓度低毒，体内吴杂质浓惹度高。米这种杂族质结构熄的沟道裂具有栅叹阈值电需压低，蓬抗短沟宣道效应陪能力强荐的特点果。这种酒非均匀艺沟道的进形成有断主要有卧两种工邮艺技术期：①两步耍注入工疯艺，第旷一步是慌形成低串掺杂浅搞注入表本面区；踢第二步技是形成蚊高掺杂责深注入起防穿通举区。②在高议浓度衬乎底上选丛择外延季生长杂战质浓度宵低的沟璃道层，辣即形成窗梯度沟贩道剖面家。这种者方法能棕获得低饮的阈值凳电压，鼻高的迁毁移率和叹高的抗营穿通电榨压，但删寄生结来电容和筒耗尽层劲电容大赚。22第10章耕金属化地与多层互怒连12.夹2.5谜栅电猴极材料桶与难溶拍金属硅沃化物自甚对准工脏艺23第10章咐金属化近与多层互达连12.剖2.6抵源/锅漏技术催与浅结巩形成1、轻巨掺杂漏诉结构(LD溪D)2、超浅滋源漏延伸毛区结构3、晕圈板反型杂质程掺杂结构敲和大角度伯注入反型蛾杂质掺杂烈结构24第10章换金属化庸与多层互凝连12.2射.7CMOS电路工倦艺流程25第10章参金属化禾与多层互魔连12.2上.7CMOS电路工艺岸流程26第10隶章金浸属化与酸多层互旧连12.2挪.7CMOS电路工艺督流程27第10择章金月属化与较多层互计连12.3魂双极型著集成电路野工艺双极型江集成电摧路的基裁本工艺辅大致可牲分为两牛大类：池一类是依需要在痛元件之飘间制作矛电隔离垫区的工碰艺，另绿一类是捡元件之支间采取告自然隔侨离的工速艺。采健用第一陕类工艺吉的主要失有晶体区管-晶遵体管逻迎辑(TTL消)电路，屡射极耦让合逻辑(EC蒜L)电路、肖垄特基晶体总管-晶体够管逻辑(ST键TL)电路等。寸隔离工艺术有pn结隔离酱，介质齐隔离及pn结-介特质混合斤隔离。透而采用露元件之绒间自然蓬隔离工魂艺的另源一类电候路主要饮是集成碎注入逻轿辑(I2L)电路。28第10泻章金乘属化与榜多层互甜连12.3甜.1隔龟离工艺双极型电玩路采用的惭隔离方法足主要有pn结隔离，对介质隔离秤及pn结-介在质混合奖隔离。1、p算n结隔谷离29第10章渠金属化吊与多层互拐连12.做3.1堡隔离离工艺2、混扔合隔离30第10撑章金敞属化与砖多层互舍连12.3喊.2双唉极型集成悬电路工艺续流程31第10控章金立属化与桂多层互栽连12.3姨.2双算极型集成喂电路工艺旅流程32第10奏章金馋属化与僻多层互产连12.3剖.3多程晶硅在双烧极型电路蓄中的应用1、多晶辆硅发射极采用多晶溪硅形成发队射区接触庭可以大大司改善晶体婆管的电流哄增益和缩暂小器件的殊纵向尺寸吉，获得更笋浅的发射叨结。2、自它对准发多射极和吓基区接困触33第10章泳金属化紫与多层互丧连34本章重慢点金属化与全多层互连CMOS荣集成电路腊工艺双极型泼集成电腿路工艺34第10乱章金杯属化与造多层互宁连第13章粘工艺监限控13.1途概述13.2桌实时监溜控13.依3工婚艺检测冷片13.争4集院成结构答测试图敢形35第10章逆金属化伯与多层互背连13.丑1概述所谓工艺弃监控就是戴借助于一沸整套检测牺技术和专宗用设备，蒙监控整个载生产过程条，在工艺饼过程中，易连续提取慨工艺参数镰，在工艺盐结束时，劳对工艺流闹程进行评李估。工艺过程移检测内容货包括硅与阴其它辅助当材料检测众和工艺检患测两大部棍分。材料检测修；工艺检测笋。36第10章寺金属化彻与多层互醒连13.辉1概述工艺检测印技术得到洲了迅速的倾提高，今翼后将主要菠向着三个碎方向发展冒：工艺线实潮时监控；非破坏性霸检测，指咱对硅片直撇接进行检露测；非接触卧监测，撑指对硅垃片直接询进行检如测。当前，该工艺监共控一般肤是同时籍采用三视种方式醉：1、通肺过工艺乌设备的闯监控系己统，进剩行在线屑实时监听控；2、采用遗工艺检测垂片，通过帽对工艺检题测片的测裳试跟踪了警解工艺情连况；3、配励置集成尼结构测捐试图形幸，通过企对微电逢子测试鬼图形的淹检测评唉估具体范具体工绘艺，工性艺设备骑，工艺卖流程。37第10章商金属化外与多层互露连13.研2实借时监控实时监犁控是指睡生产过改程中通相过监控秩装置对占整个工天艺线或姓具体工吸艺过程组进行的灰实时监拣控，当犹监控装命置探测磨到某一值被测条权件达到胡设定阈族值，工述艺线或逐具体工鼠艺设备遥就自动泛进行工赌艺调整匙；或者弄报警（神自停止懒），由轿操作人进员及时攻进行工摧艺调整陪。38第10章躁金属化海与多层互距连13.3羞工艺检岛测片工艺检智测片，门又叫工利艺陪片显（简称外陪片）迷。一般击使用没外有图形思的大圆涨片，安拌插在所桨要监控罢的工序赏，陪着曾生产片通（正片贫）一起地流水，猾在该工类序完成堂后取出谁，通过总专用设恋备对陪蚂片进行列测试，坦提取工欲艺数据益，从而锯实现对宗工艺流繁程现场帮的监控跟，并在西下一工绍序之前派就判定耍本工序赞为合格口、或返贿工、或漆报废。39第10边章金舅属化与刃多层互抖连13.淹3.1送晶片震检测对晶片衰的检测酿包括对副原始的券抛光片谨和工艺居过程中卖的晶片哲的检测好。对抛光拴片从三伍个方面逼进行检证验，几豪何尺寸央、外观险缺陷和聋物理特炕性。对工艺价过程中找的晶片起的检测桐方法有极化学腐稻蚀法、腊X射线读形貌照启相法和魄铜缀饰汤技术。40第10搜章金督属化与激多层互台连13.的3.2惰氧化引层检测1、厚罪度测量砌，包括呆比色法吼、斜面脑干涉法国、椭圆住偏振法怠和分光重光度计浓法。2、针孔刊检测，包绞括化学腐归蚀法、液昼晶显示、滨铜染色和MOS结构测徒试法等运。3、击安穿特性熄检测，冒是MOS器件栅碗氧化膜波和集成轰电路层傻间绝缘电的电学食特性和池可靠性袭的一个衡重要量浊度。4、C-V测量技术垂，广泛用置于SiO2-Si界面性时质的研其究，高悔频C-V法已成鸣为MOS工艺常垃规监测跳手段。鲁可以测章量：固侮定电荷绿密度、Na+密度等丹。41第10贼章金耍属化与工多层互怜连13.3温.3光洪刻工艺检诉测对光刻毫工艺的萍检测包但括：掩独膜版和猎硅片平惠整度检己测；掩确膜版和刚硅片上握图形的CD（衫Cri邮tic保al扶Dim泪ens鸦ion坊)尺寸检摇测；光谢刻胶厚耐度及针倘孔检测线；掩膜积版缺陷弓及对准旋检测。42第10芒章金过属化与梯多层互抵连13.3怀.4扩烫散层检测1、薄层冷电阻测量芳，通常采巷用两种方贱法：四探劲针法和范帜德堡法。2、结深师测量，包俱括结的显蹄示、结作深测量现和亚微米望结深测量卫。3、杂老质分布铸测量贞，包括选阳极氧误化剥层窝的微分绍电导法独和扩展绢电阻法友。43第10泼章金理属化与叉多层互筑连13.3耳.5离势子注入层象检测1、中、渐大剂量注私入检测，映检测方法售与扩散层拆相同，只闹是检测的币是载流子徐特性。2、小剂键量注入检邮测，检测伯方法有两之次注入法蒙、MOS晶体管阈打值电压漂简移法、脉病冲C-V法和扩展夏电阻法等映。3、几种题方法的比飞较，离子丑注入层中吊杂质原子辉的分布一畜般采用中亦子活化分搏析、放射姐性示踪法裤、二次离您子质谱（SIM粪S）、背散痕射（RBS）、和雹俄歇电灾子能谱据（AES）等方腹法检测毙。44第10章悟金属化秀与多层互黎连13.逐3.6迁外延苏层检测1、厚裂度测量2、图形键漂移和图衣形畸变的浩测量3、电阻巡寿率测量4、杂打质分布碧和自掺殃杂分布动测量45第10章筒金属化并与多层互汗连13.4病集成结溜构测试图肉形微电子测等试结构和念测试图形勒必需满足志两个准则怒：1、要诱求通过孕对测试诸结构和斩测试图举形的检伤测能获愉得正确锅的结果娱。因此精，要根拔据电路爽设计要毅求和实呀际能达晓到的工史艺条件饿来进行沿测试结颂构和测玩试图形湾设计。2、要求樱由测试图赴形和测试茶结构能使常用自动测谊量系统便乐捷地获取氏数据，自倘动测量系更统应用最疗少的探针绍（或探测搁板）。46第10珠章金前属化与鸟多层互兔连13.鉴4.1傍微电落子测试皆图形的肝功能与晨配置1、微电摸子测试图胶形的功能1）提取歇工艺、器芬件和电路阵参数，评双价材料、抖设备、工抛艺和操作葡人员工作采质量，实棵行工艺监赚控和工艺量诊断；2）制定箩工艺规范渡和设计规肉范；3）建立飘工艺模拟怜、器件模观拟和电路粥模拟的数请据库；4）考残察工艺跪线的技逼术能力跨；5）进蜻行成品燥率分析石和可靠哗性分析侵。47第10改章金裕属化与业多层互返连13.恒4.1如微电区子测试监图形的豆功能与歌配置2、微电从子测试图属形的配置怪方式全片式乖，即工惨艺陪片(PV商W)，这种类登型是把测紧试图形周矛期性地重软复排列在讲圆片上，狐形成PVW驼(Pr删oce腿ss筐Val石ida首tio西nW端afe绢r的简称络)。外围式，樱这是一种团早期常用俭的方式。蛾它由位于影每个电路棵(芯片)斤周围的测御试结构所队组成，用药于工艺监碧控和可靠景性分析。插花式误，这种隐方式是欲在圆片残的选定格位置用谎测试图让形代替叛整个电愤路芯片抱，其数氧量和位勺置由需鹊要而定皂。48第10章唐金属化栋与多层互堤连13.题4.2铃几种绸常用的努测试图俘形1、薄崭层电阻仙测试图花形49第10威章金甩属化与留多层互习连13.芦4.2稍几种说常用的呆测试图庭形1、薄层胁电阻测试汪图形50第10肺章金陶属化与猾多层互扁连13.贪4.2政几种胃常用的继测试图黑形1、薄想层电阻干测试图悦形偏移方形洪十字形结岂构51第10章兰金属化冬与多层互唇连13.全4.2补几种饺常用的齐测试图竭形1、薄纲层电阻商测试图锦形大正十字丹形结构52第10章撒金属化养与多层互归连13.4脑.2几富种常用的秃测试图形1、薄颂层电阻羞测试图哑形小正十屯字形结通构53第10认章金耻属化与词多层互灵连13.4今.2几仔种常用的价测试图形2、平面邻四探针测块试图形54第10章努金属化乳与多层互哪连13.4眠.2几席种常用的绍测试图形3、金诞属-半之导体接温触电阻端测试图哪形55第10章贵金属化互与多层互姥连13.肯4.2台几种蛋常用的多测试图绩形4、掩模抓套准测试堂结构随着大也规模、喇超大规聋模集成晚电路的筋发展，宰电路图黎形的线贼宽越来届越小，挣光刻工倘艺中的召套准问男题变得顺越来超骡重要．某掩模套评准测试很结构就采是用来译检测套佛准误差赤的。套准误差上的定量测肢量可以用京光学方法椒，也可以售用电学方斯法。下面偶介绍几种洗与生产工哪艺相容的祸目测和电掉测的掩模吹套准测试意结构。56第10侵章金誓属化与调多层互撇连13.4瞒.2几辫种常用的戏测试图形5、工艺魂缺陷测量吗—随机缺便陷测试结套构采用电嚼学测试划方法确内定与基节本工艺结结构相畅关的缺慢陷及其突密度分臣布，并蚕可由此粮预测成轧品率的播测试结瓶构叫做奖随机缺仅陷测试突结构。违有下面私几种：（1）穷铝条连的续性测汁试结构（2）低接触链洁测试结逢构（3）栅族极链测试位结构（4）MOS晶体管阵悦列测试结驻构（5）壮可选址CMO云S反相器阵升列测试结辣构（6）算环形振仅荡器57第10章毯金属化般与多层互名连13.引4.3类微电芒子测试翻图形实扫例电路约270给00个元件，佳存储单元汪用多晶硅值做负载，惯外围电路乏用耗尽型爷MOS管丧做负载，湖采用标准5微米硅浇栅等平颈面工艺遵，芯片揪尺寸3.3磨×4.辫8mm2，在75mm的硅片偷上对称疮插入5个测试图桑形。特点：纠主要测珍试点排立列在测胸试图形仗外围，18个主要测示试点与电沿路芯片一肚样，可使糟用同样固感定探针卡假；每个电际路芯片旁折，放置了造多晶硅负谜载电阻的资测试结构困，用于检元测整个硅跳片上电阻换的均匀性蒸，以及由脸于光刻套园偏时，浓废掺杂的N+源漏横向矩扩散对多壤晶电阻值颂的影响，彩弥补了插仅入式测试朋图形采集弹数据的不友足；除含晓有薄层电某阻、电容赢、晶体管革（增强和厚耗尽）、CD尺寸等港常规测大试结构帜外，特尼别针对茂存储器疾电路工纤艺结构奔的特点乎，设计撇了几组司随机缺闪陷测试湖结构。58第10章睛金属化收与多层互绞连59本章重点实时监岂控工艺检测院片集成结构记测试图形59第10无章金念属化与首多层互画连第14章业封装与畏测试14.迹1芯片封饱装技术14.改2集成电路腐测试技术60第10章乱金属化堵与多层互监连14.1沉芯片封俊装技术微电子岗芯片封区装在满妨足器件训的电、图热、光登、机械辛性能的廊基础上便，主要芝应实现厉芯片与写外电路动的互连节，并应奥对器件损和系统夜的小型苍化、高城可靠性征、高性劣价比也捐起到关坚键作用询。61第10章挨金属化绣与多层互动连14.1熔.1封并装的作用赢和地位微电子封教装通常有肠五种作用垒，即电源鞋分配、信愤号分配、认散热通道笼、机械支旬撑和环境搏保护。器件封装昨在国际上映已成为独竖立的封装兆产业，并听与器件测妙试、器件冷设计和器波件制造共办同构成微立电子产业誉的四大支超柱。62第10足章金下属化与罢多层互史连14.1亿.2封其装类型63第10章袄金属化厅与多层互炼连14.1怠.2封减装类型1、芯挤片粘接扫技术如果只蚂需将集确成电路他芯片固仙定安装壮在基板性上，一岩般有以榴下几种谱方法。(1)熔Au-欲Si合金共友熔法。(2)焊料合良金片焊老接法。(3)导电胶粘滚接法。(4)有机树脂恢粘接法。64第10辞章金组属化与伟多层互务连14.1趟.2封惜装类型2、芯片乘互连技术芯片互锋连技术工主要有涨引线键桐合(WB)、载带自城动焊(TA信B)和倒装焊(FC陡B)三种。(1)讨WB。巾WB是一种夫传统的层、最常迅用的、只也是最浪成熟的辫芯片互芳连技术市，至今臭各类芯饲片的焊讽接仍以像WB为暗主。它幻玉又可分筛为热压近焊、超汗声焊和圈热压超建声焊(跑又称金壶丝球焊粥)三种胁方式。(2)T护AB。停TAB是连接漠芯片焊汽区和基由板焊区配的“桥狠梁”，弓它包括题芯片焊坊区凸点觉形成、疲载带引婶线制作刃、载带进引线与椅芯片凸瓣点焊接色(称为颠内引线旬焊接)溪、载带佩-芯片淡互连焊场后的基卸板粘接肌和最后架的载带涨引线与挖基板焊蕉区的外队引线焊菜接几个榆部分。（3）丑FCB亲。FC饮B是芯片面卸朝下，将昌芯片焊区险与基板焊醋区直接互霞连的技术谨。65第10堆章金胸属化与灯多层互岸连14.妈1.2福封装唯类型3、一岔级微电用子封装一级封装平是将一个李或多个IC芯片用适快宜的材料挡(金属、裳陶瓷、塑酒料或它们暗的组合)及封装起来镜，同时，站在芯片的够焊区与封精装的外引巾脚间用芯房诚片互连方技法连接起穿来，使之心成为有实腹用功能的抚电子元器岔件或组件冤。一级封谋装包括畜封装外它壳制作性在内的涌单芯片课组件和黑多芯片弟组件两菌大类。66第10章股金属化螺与多层互捉连14.1绢.2封采装类型3、一级庭微电子封帜装67第10陈章金载属化与另多层互圈连14.1跨.3几田种典型封裁装技术1、D秤IP和PGA技术68第10章钻金属化袋与多层互煎连14.巧1.3租几种宽典型封嚷装技术2、SO泥P和QFP技术69第10算章金历属化与麦多层互线连14.托1.3访几种遇典型封船装技术3、BG惩A技术BGA即“焊埋球阵列面”。它困是在基膨板的下俊面按阵恰列方式附引出球情形引脚怨，在基压板上面钢装配LSI芯片（仅有的BGA引脚与夺芯片在怒基板的兵同一面伯），是LSI芯片用的谎一种表面吹安装型封得装。它的西出现解决坡了QFP等周边万引脚封吗装长期租难以解冻决的多I/0引脚数LSI、牢VLSI芯片的封录装问题。目前市都场上出迹现的BGA封装，忙按基板肠的种类杨，主要峰分为PBGA己(塑封BGA)、CBGA球(陶瓷BGA)、CCGA套(陶瓷焊章柱阵列)、TB暮GA(载带BGA搅)、M匆BGA心(金属BGA)饮、FCB嗽GA(倒装芯界片BGA申)和EBGA将(带散热器BGA庙)等。70第10章肝金属化恩与多层互缺连14.既1.3雀几种路典型封切装技术3、B绍GA技术PBGA封装结构71第10章杠金属化腹与多层互迫连14.矩1.3匠几种干典型封平装技术3、BG故A技术CBG营A封装结蒙构72第10混章金俱属化与并多层互袍连14.脊1.3两几种刚典型封届装技术3、B初GA技术CCG倘A封装结油构73第10章膊金属化颤与多层互磁连14.边1.3彩几种阿典型封拾装技术3、B毙GA技术TBGA封装结构74第10算章金盼属化与拖多层互掠连14.1郑.3几够种典型封纷装技术3、BG属A技术FCBG雁A封装结贩构75第10章贴金属化肯与多层互糕连14.1向.3几木种典型封赖装技术4、C剃SP技术CSP，即芯片尺贝寸封装。冲这种产品武具有的特炼点包括：汪体积小；碌可容纳的奏引脚最多贵；电性能品良好；散曲热性能优具良。目前市场字上开发出CSP有数十缸种，归控结起来术，大致拒可分为朝以下几彼类：1)柔性基板淡封装；2)刚性基板往；3)引线框义架式；4)微小模塑耍型；5)圆片级箩将在本影节后面念进行详叉细介绍厚；6)叠层型宁。76第10躲章金都属化与京多层互耀连14.1方.3几略种典型封饿装技术5、F逐C技术FC(印Fli宵pC图hip戴)即倒装片纤或倒装片销法，也是洲人们常说隙的凸点芯放片，是没膀有封装的蚀芯片封装兆。制作方该法与WLP完全相同酒，只是它舌的凸点还独包括Au凸点、Cu凸点、Ni-皇Au、倡Ni-馒Cu-谷Au、In等凸点；熔凸点间的扶节距比CSP的节距更晃小。而BGA和CSP则是FC的扩展和演应用。制丸作FC凸点的中工艺方本法十分贸广泛，功根据不偿同需求腊，当前抬主要有松蒸发/寸溅射法喊、电镀旺法、化丸学镀法刚、打球兄法、焊条料置球猛法、模约板印制适法、激炊光凸点举法、移相置凸点揉法、柔尊性凸点辅法、叠榆层法和盾喷射法素等。其度中的电扶镀法、率置球法疫、印制病法、化俱学镀法绩及打球料法应用咳居多，乖而以印反制法和尺电镀法寇最具有清发展前对途。77第10锦章金会属化与李多层互爽连14.1缠.3几睁种典型封疯装技术6、F芒BP技术FBP蓄(F1音at笔Bum魔pP斜ack油age)技术，纲即平面凸晕点式封装缓技术。FBP是为了改复善QFN生产过否程中的叹诸多问水题而得封以研发备的，FBP的外形耻与QFN相近，引链脚分布也珠可以一一撤对应，外种观上的主况要不同点黄在于：传爸统QFN的引脚与胜塑胶底部斩(底面)坏在同一平旗面，而FBP的引脚哑则凸出冲于塑胶身底部，壳从而在SMT时，使焊闯料与集成日电路的结许合面由平钩面变为立叫体，因此烫在PCB的装配坐工艺中栏有效地渐减少了戚虚焊的狼可能性堆；同时减目前FBP采用的是辰镀金工艺月，在实现哄无铅化的麻同时不用饶提高键合灵温度就能寇实现可靠测的焊接，蹈从而减少编了电路板聪组装厂的观相关困扰抖，使电路般板的可靠嘉性更高。付总之，在策体积上，FBP可以比QFN更小、腐更薄，绩真正满波足轻薄岁短小的硬市场需贼求。其凡稳定的摆性能，保杰出的迹低阻抗盾、高散离热、超齿导电性熟能同时慌满足了汁现在的熟集成电为路设计收趋势。FBP独特的凸织点式引脚哥设计也使弱焊接更简嚼单、更牢借固。78第10芦章金狠属化与凝多层互鲁连14.杀1.3被几种乓典型封核装技术7、M僻CM／肃MCP技术多芯片黑组件（Mul兄ti-C狱hip少Modu品le,派MCM）是在混换合集成渔电路(Hy薪bri话dI贫nte述gra笼ted夹Ci邮rcu旧it，扣HIC繁)基础上拌发展起银来的一旦种高技阿术电子女产品，丛它是将剖多个LSI、VLS抛I芯片和需其他元岭器件高化密度组教装在多替层互连屈基板上加，然后刺封装在起同一壳奶体内，弦以形成多高密度竞、高可下靠的专睛用电子撞产品，泰它是一抱种典型柱的高级火混合集石成组件沃。而多平芯片封翻装(Mu回lti核Chi碎pP宋ack谋age乘，MC搜P)则是适幸应个人汤计算机释、无线矛通信，作特别是妥移动通号信的飞闸速发展袖和大众箭化普及哭所要求肾的多功每能、高胞性能、学高可靠眨性及低溪成本的哥要求，引使用并协安装少糖量商用昨芯片，态制作完乱成的封墨装产品课。MCP的电路醉设计和底结构设匙计灵活伍方便，涌可采用兽标准化煮的先进票封装，沾进行标际准的SMT批量生产设，工艺成梢熟，制作炊周期短，怎成品率高中；所采用状的各类IC芯片都政是商品量化产品抵，不仅饭可以采柄购到，响而且价分格也相西对较低暗。所有储这些都浊使最终躺产品的素成本也匠相对较殃低。由狐此可见炎，MCM和MCP是类似的喘，并无本丢质上的差期别，对MCM的论述同击样也适用揭于MCP。79第10章吹金属化随与多层互范连14.灭1.3惩几种嘴典型封芽装技术8、系统级封岁装技术—他单级集成从模块(SLI吸M)80第10法章金灵属化与宇多层互贝连14.1预.3几赤种典型封敢装技术9、圆片级封颠装(WLP沙)技术WLP局部结牙构示意勇图典型WLP的工艺王流程81第10章绢金属化蔑与多层互钟连14.壁1.4幻玉未来闹封装技愿术展望微电子热封装技跪术将向参以下方初向发展亭。(1)具有的I/0数更多。(2)具有更付好的电宫性能和去热性能拉。(3)更小、概更轻、轰更薄，扣封装密掘度更高伍。(4)更便于箩安装、遣使用、骗返修。(5)可靠性更绵高。(6)品种多、兵更新快、翠追求更高辽的性价比狡。(7)符合环灾保要求械。82第10章铁金属化策与多层互省连14.跑2集脏成电路顶测试技紧术微电子伍产品特储别是集迅成电路满的生产俗，要经亭过几十博步甚至禁几百步戚的工艺蚁，其中报任何一魄步的错道误，都且可能是啄最后导吐致器件桂失效的魄原因。胶同时版领图设计岂是否合扭理，产效品可靠望性如何比，这些做都要通日过集成知电路的朽参数及托功能测吨试才可日以知道闲。以集笼成电路阵由设计茎开发到闭投入批证量生产峰的不同猛阶段来循分，相号关的测迅试可以熟分为原它型测试盖和生产子测试两弹大类。83第10纳章金呜属化与起多层互雪连14.章2.1火简介1、电学誉特性测试电学特性泳测试的目敏的是最大庆限度地覆挡盖可能存侦在于IC中的所和有的失梢效源。惩测试IC电学特旁性的步吃骤通常贴是：①姨连接测卧试；②孟功能与庄动态(竿交流)椅特性测爽试；③垃直流特风性测试俩。84第10国章金剂属化与共多层互康连14.2护.1简框介2、可靠黑性测试85第10亭章金姨属化与慨多层互售连14.叨2.1黑简介3、测保试数据星的统计膏分析面对集成仆电路测试狮得到的大兄量测试数盆据，需要雨用适当的泰方法来统除计分析和状整理，使惯之变为容站易理解和裂便于使用涛的形式，什如各种曲询线、图表艘和统计结猾果等。用抢这些统计盲数据可以戚方便地鉴毯定器件质骂量，确定询参数规范叨，分析产背品失效，旱控制生产咸工艺等。常用于诸分析单肃个器件愚合成批垃器件的他曲线与吹图表形犁式有：挺曲线图良；shmo犁o图/组合shm况oo图；三维车图和等高兔线图等。86第10计章金街属化与摊多层互皱连14.阳2.1版简介4、测贞试成本集成电路街的测试成子本来源于测试设备与测试行为两个方泳面。测试设备烟方面的成胜本又可以否具体分成硬件与软件两部分救。测试行为招带来的消驻耗来源于测试时秤间和测试人舍员费用。87第10章掉金属化汗与多层互陪连14.2剪.2数歌字电路测薯试方法数字电粪路测试帽涉及三听个基本株概念。输入测疑试向量，也叫输井入向量或授测试向量贱，指并行劈燕加到被测短电路直接洋输入的若啄干0、1的组合泼。例如绝一个8输入被测烂器件，它悔的一个测裹试向量可分为0111恐0011。测试图阀形，输入测幅试向量与导被测器件缠在施加此回输入时的阁无错误输报出响应的括总称。测试序迷列，一系艰列理想洁情况下统可以此由判断被恭测器件倚有无失矮效的测浆试图形毫。测试徒序列有仔完全、满简化或虚最简，快以及伪满随机等床区别。88第10花章金元属化与腊多层互粗连14.绳2.2土数字毅电路测拌试方法在测试方李法上通常吴有以下几践种。1、实峰装测试体法2、比较内测试法3、测果试图形仓存储法4、实时壤测试图形骄产生法5、折针中法89第10章更金属化简与多层互堡连14.2雾.3数犹字电路失凭效模型数字集粒成电路脏测试中地通常考舅虑的失主效有：固定错误(St逐uck溜—at挂Fa将ult急s)；干扰错误(Br谁idg马ing俊Fa贷ult兆s)；固定开估路错误(Stu磁ck—o贼pen咬Faul采ts)；图形敏感因错误(Pa南tte孝rn杆Sen铸sit卫ive对Fa驶ult顿s)。前两种失叠效存在于辉各种工艺贡的数字集豆成电路中港，固定开何路错误通朝常应用于CMOS工艺的数赖字IC测试，培而最后兄一种，店一般用棉于具有样规则结码构的特泉定器件颂，如RAM和ROM。90第10嚼章金匀属化与预多层互房诚连14.2瓦.3数迟字电路失树效模型(1)固定错逃误输入ABC无错误输出存在s-a失效时的实际输出ZAs-a-0As-a-1Bs-a-0Bs-a-1Cs-a-0Cs-a-1Zs-a-0Zs-a-100011111110100111111110101011111110101111011110110011111110110111110110111011111100111101010100191第10帅章金桥属化与浩多层互妇连14.2嗽.3数牺字电路失较效模型(2)干扰错杏误输入测试向量ABC正确输出错误输出可判断的失效情况01110As-a-1或Zs-a-010110Bs-a-1或Zs-a-011010Cs-a-1或Zs-a-011101A或B或Cs-a-0或Zs-a-092第10户章金尾属化与兴多层互柿连14.蛮2.3兵数字筐电路失计效模型(3)与CMO隐S工艺相面关的失效93第10年章金词属化与酷多层互样连14.2泊.3数诉字电路失梢效模型另外，数粒字集成电积路中还存锁在一些偶励发性错误逆，可分为叉两类：传输错误：射线、拣电源电压绩波动等造端成的数据和错误；间歇性迈错误：电路袖中的某吃些不当杠造成随县机出现眨的错误翅。在产生抗测试图觉形时充国分考虑抖以上的艺问题，崖以最大均限度地西覆盖可笋能存在欧的失效庆。94第10章坐金属化根与多层互纷连14.2砌.4IDD具Q--准静态芳电流测困试分析阅法一个p管裹短路的C孝MOS反捞相器的电夏流电压波枯形95第10夏章金膛属化与望多层互渣连14.2针.4IDD俯Q--准静态电们流测试分塔析法IDD只Q测试有三趟种方案。(1)每向量羽测试一缴次；(2)对测试份图形有快选择地奥进行IDDQ测试；(3)增补测试廉图形。进行IDD典Q测试的方痛法有两种眠：片外测有试和芯片隔内监控。自后者也称戒内建电流驻测试(BI茫Ct绣est长，Bu鼠ild纹—in馆Cu珠rre往nt导Tes浸tin熄g)。由于VLSI中的绝大愿部分都采瓜用CMO嘴S工艺，IDD胸Q测试对纯也数字及数摔模混合电番路测试都桑是一种有喘效的手段服。96第10黎章金便属化与外多层互茂连14.2棍.5模驳拟电路及辜数模混合桌电路测试1、模筝拟电路印测试模拟电路篇的失效情尼况大致可含以概括为绘以下几类序：①参数值夕偏离正常缸值；②参数暖值严重阵偏离正另常范围卡，如开摆路、短片路、击仆穿等；③一种失刃效引发其笋他的参数娘错误；④某些眉环境条咽件的变芒化引发啦电路失昼效(如尸温度、枯湿度等淡)；⑤偶然错挥误，但通鼠常都是严连重失效，淘如连接错搬误等。97第10章歇金属化柜与多层互村连14.挽2.5继模拟集电路及纸数模混邻合电路晒测试1、模杆拟电路颗测试在测试前生先要依据悄生产商提芽供的电路平参数进行厚仿真，得场到被测电奶路的特性舅参数期待方值和偏差娘允许范围昏。以运放符为例，生唉产方应提粘供的参数悬包括诸如旨高/低电油平输出、留小信号差舌异输出增棒益、单位罚增益带宽圈、单位增翅益转换速程率、失调蔽电压、电语源功耗、均负载能力逗、相位容服限典型值证等。得到衫了测试所砖需的输入鹊信号和预童期的输出灿响应，我唱们就可以莫准备相应姿的测试条称件了。确楚定需要的战测试测量窄仪器，搭庙建外围测吊试电路，雕这也是与棍数字电路寒测试的不巡寿同之处，佳模拟电路政的特性参蠢数可能会溪因为外围敲条件的微旷小差异而稻有很大的妙不同，所名以诸如测急试板上的峡漏电等因涛素都必须扶加以考虑匪。98第10章系金属化梦与多层互衫连14.2惩.5模框拟电路及夕数模混合猾电路测试传统的纳模拟电富路测试史方法很拳难得到岁精确、鞋重复的迟输入信梨号和输阔出响应虾，对电塞路的输或入端也糕很难做押到完全露同