年vhdl cpu实验报告修复的

进一步掌握运用EDAVHDL调试过程和（包括测试程序）增加了ROM2424对电路进行了合理的修改，具体增加了SRC.DEST结合IR0,IR2,IR1,IR3RA,RBSRCDESTIR0,IR2,IR1,IR3WA,WB的译码电路，实现了对于源操作数8CPU重新构造了ROM，RAMM1,M2,M3,M4SAL(每次执行左移一位)，以及乘法指令：MUL(8816位数据高88位写回目的操作数通过用软件模拟的方法，成功的构造了一个简单的CPU，更加熟练的学会使用EDA技术。试验中结合了数字实验和组成原理部分内容。数据格式和指令系统（参考88 .7面板操作指令（因为没有一BIOS操作系统，所以用面板指令进行初PCK1开关置“1”，K2开关K1，K2开关均置“1”时，由面板输K3开关，K31指令系 操作RR 操作码RR内存地址9 RR。0001R00 RR中取出数据送入到输出缓冲器，显示灯亮。001000R R, addressR。0011R目00内存地址 R中取出数据，存入内存指定单元。01 00R源内存地址 R1R2R1。 RR 无条件转移，即address→PC。01 00内存地址HALT； ，R2。 RR RRR1。 R本设计的体系灯为了简单方便起见，我们采用单总线结构，总体机构和CPU灯总体通用REG通用REG数据通路设Quartus—II.ALU.bdf，经Quartus—IIMUL.bdf，经控制器设控制器总框微地微地 电（存放（存放微程序存控微指 寄存微命微命码电 制 微指令格式和微222个信号： RAM 控存的安排和时序信本方案采用的时序控制信号是由74393b产生的。对于时序，本来是有六个 修改时序脉微地址电路的设8444ROM K1 K2 微地址电微命令译码电本方案中寄存器组采用的是74670，每次写入可以为源寄存器，也可Wa,WbIR2，IR3连接，读出时目的 (b)执行单指令操作，且一条指令执行完。(c)执行停机指令。根据这三种情况可以设计出停机电路。程序计数器（74161）。（b）置“0”指令寄存器。微程序和总电路Lod8cpu中的端口译码电路如下Rom修改为24修改电路如下24位重新排列微指令顺8CPU重新封装效果CPU总的电路图：（截成四部分时序及upc产生8cpu及寄存器读写译码部控制信号译码部Rom及取微指令部、6．与性能分析（测试程序、时序图、编译报告仿真cup的各项功能。仿真时，Ram进行仿真，首先开关K11，K20，kdata00H，为PC置初始值00程序口地址，接着将K1置0，执行程序。此时，我们置kdata始终为02H，通过INR0R1建立vwf文件如下ININ随后为仿真结果如PC置初PC置初先后R0R0输出乘法结果低八然后执输高位由于是停CPU，CUPCUP时序的调节解决总线的的方法；在全面细致地分析了CUP结构和工作原理的SAL（左移一位）指令。采用控制RA、RB读信号的控制思路，我们使得源、目的寄存器均可写入。在此基础上，我们引入了8位乘法器，将结果——16位二进制数，成功写入源、目的寄存器。24同时，我们注意到实验中还有很多可以改进的地方。由于时间和给定CPU规如果将执行微指令、取微指令等改为下降沿也能触发，就可以把下一条提到M4验提供的ROM为24位，这使得控制信号剩余不多，一旦想多加其它组件，就会AB（ADDMUL（肯定不会同时做），A号同时控制B，所需做的额外工作