微机原理与应用第四章

微机原理与应用第四章第1页，共96页，2023年，2月20日，星期六1971年第一块微处理器问世，Intel4040Intel4040ROM、RAM、I/O芯片MCS-4Intel8008ROM、RAM、I/O芯片MCS-81972年第一代微处理器第2页，共96页，2023年，2月20日，星期六时间微处理器数据线地址线集成度时钟频率代表产品71-73年第一代Intel40404位4位2300管/片1MMCS-474-77年第二代8080/8085MC6800Z808位16位1万管/片2-4MIBMPCIBMPC-XT78-84年第三代8086/80286MC68000Z800016位20位/24位13万管/片6-10MIBMPC-AT第3页，共96页，2023年，2月20日，星期六时间微处理器数据线地址线集成度时钟频率代表产品85-92年第四代80386/8048668020/68030NECV8032位32位120万管/片50-100M80486IBM-PC60193-96年第五代IntelPentiumPentium二代PentiumPro.(P6)64位36位550万管/片133-300MIntelP6IBM-PC602第4页，共96页，2023年，2月20日，星期六8088/8086CPU寄存器组算术逻辑单元ALU标志寄存器FR暂存器执行单元EU（ExecutionUnit)总线接口单元BIU（BusInterfaceUnit)完成取指令和存取数据操作负责分析指令和执行指令内部控制逻辑段寄存器（CS、SS、DS、ES）地址加法器指令队列输入/输出控制电路指令指针寄存器IP第5页，共96页，2023年，2月20日，星期六地址总线20位控制总线数据总线16

8088/8086的内部结构图AHBHCHDHALBLCLDLSPBPSIDICSDSSSESIP内部暂存寄存器暂存寄存器FREU控制系统123456总线控制逻辑数据总线16ALU∑通用寄存器8088指令队列8088/8086外部总线数据总线地址总线20位执行部件EU总线接口部件BIU16位控制总线EU控制系统ALUEU控制系统ALU数据总线16地址总线20位控制总线AXBXCXDX第6页，共96页，2023年，2月20日，星期六8086CPU采用并行工作方式取指令2取操作数BIU存结果取指令3取操作数取指令4执行1执行2执行3EUBUS忙碌忙碌忙碌忙碌忙碌忙碌第7页，共96页，2023年，2月20日，星期六BIU和EU是并行工作的,按流水线技术原则管理4.执行转移、调用和返回指令时，指令队列中的原有内容自动消除

BIU往指令队列中装入另一程序段中的指令8088中一个当8086指令队列中有两个空字节时,BIU自动把指令取到队列中2.EU从指令队列取指，执行。执行过程中如果要访问存储器或I/O,

而此时，BIU正在取指，完成取指后，响应EU的总线请求。3.指令队列已满，EU又没有总线访问，BIU进入空闲状态动画演示第8页，共96页，2023年，2月20日，星期六8086内部由两部分组成：执行单元（EU）总线接口单元（BIU）第9页，共96页，2023年，2月20日，星期六AXBXCXDX累加器基地址寄存器计数器数据寄存器通用寄存器SPBPSIDI堆栈指针寄存器基地址寄存器源变址寄存器目的变址寄存器专用寄存器150状态标志寄存器FR150算术逻辑单元ALUAHALBHBLCHCLDHDL87EU控制器第10页，共96页，2023年，2月20日，星期六功能:执行指令

从指令队列中取指令代码译码在ALU中完成数据的运算运算结果的特征保存在标志寄存器FLAGS中。第11页，共96页，2023年，2月20日，星期六

算术逻辑单元（运算器）

8个通用寄存器

1个标志寄存器

EU部分控制电路第12页，共96页，2023年，2月20日，星期六CSDSSSES代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器段寄存器IP指令指针寄存器20位的地址加法器BIU总线控制逻辑1234566个字节的指令队列80884个字节第13页，共96页，2023年，2月20日，星期六功能：从内存中取指令送入指令预取队列负责与内存或输入/输出接口之间的数据传送在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。第14页，共96页，2023年，2月20日，星期六(1)四个段地址寄存器CS–––16位代码段寄存器DS–––16位数据段寄存器ES–––16位附加段寄存器SS–––16位堆栈段寄存器第15页，共96页，2023年，2月20日，星期六(2)IP–––16位指令指针寄存器指向下一条要取出的指令。(3)20位地址加法器16位内部寄存器提供的信息经地址加法器产生20位地址信息。例：指令的物理地址=CS16+IP第16页，共96页，2023年，2月20日，星期六(4)六字节的指令队列取指令与执行指令并行工作，即在一条指令的执行过程中，可以取出下一条或多条指令，在指令队列中排队。第17页，共96页，2023年，2月20日，星期六含14个16位寄存器，按功能可分为三类8个通用寄存器4个段寄存器1个标志寄存器1个指令指针寄存器动画演示第18页，共96页，2023年，2月20日，星期六

数据寄存器（AX，BX，CX，DX）地址指针寄存器（SP，BP）变址寄存器（SI，DI）第19页，共96页，2023年，2月20日，星期六8086含4个16位数据寄存器，它们又可分为8个8位寄存器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL常用来存放参与运算的操作数或运算结果第20页，共96页，2023年，2月20日，星期六AX：累加器。多用于存放中间运算结果。所有I/O指令必须都通过AX与接口传送信息；BX：基址寄存器。在间接寻址中用于存放基地址；CX：计数寄存器。用于在循环或串操作指令中存放循环次数或重复次数；DX：数据寄存器。在32位乘除法运算时，存放高16位数；在间接寻址的I/O指令中存I/O端口地址。第21页，共96页，2023年，2月20日，星期六SP：堆栈指针寄存器，其内容为栈顶的偏移地址；BP：基址指针寄存器，常用于在访问内存时存放内存单元的偏移地址。第22页，共96页，2023年，2月20日，星期六作为通用寄存器，二者均可用于存放数据；作为基址寄存器，BX通常用于寻址数据段，与DS搭配使用。；BP则通常用于寻址堆栈段，与SS搭配使用。BX一般与DS或ES搭配使用第23页，共96页，2023年，2月20日，星期六SI：源变址寄存器DI：目标变址寄存器变址寄存器常用于指令的间接寻址或变址寻址。特别是在串操作指令中，用SI存放源操作数的偏移地址，而用DI存放目标操作数的偏移地址。第24页，共96页，2023年，2月20日，星期六第25页，共96页，2023年，2月20日，星期六第26页，共96页，2023年，2月20日，星期六用于存放逻辑段的段基地址(逻辑段的概念后面将要介绍)

CS：代码段寄存器

代码段用于存放指令代码

DS：数据段寄存器

ES：附加段寄存器

数据段和附加段用来存放操作数

SS：堆栈段寄存器

堆栈段用于存放返回地址，保存寄存器内容，传递参数第27页，共96页，2023年，2月20日，星期六IP：指令指针寄存器，其内容为下一条要执行的指令的偏移地址FLAGS：标志寄存器状态标志：存放运算结果的特征控制标志：控制某些特殊操作

6个状态标志位(CF，SF，AF，PF，OF，ZF)3个控制标志位(IF，TF，DF)第28页，共96页，2023年，2月20日，星期六×××OFDFIFTFSFZF×AF×PF××CF1511109876543210进位标志奇偶标志半进位标志零标志符号标志中断标志单步标志溢出标志方向标志控制标志状态标志FR寄存器第29页，共96页，2023年，2月20日，星期六表8086CPU标志位情况名称符号符号标志SF功能与运算结果的最高位相同，当数据用补码表示时，负数的最高位为1，所以符号标志表示运算执行后的结果是正还是负零标志ZF当前的运算结果为零，当前的运算结果为非零奇偶标志PF运算结果所含的1的个数为偶数进位标志CF当执行一个加法运算使最高位产生进位时，或者执行一个减法运算引起最高位产生借位时，此外，循环指令也影响这一标志辅助

进位标志AF加法运算时，如果第3位往第4位有进位；减法运算时，如果第3位往第4位有借位。辅助进位标志一般在BCD码运算中作为是否进行十进制调整的判断依据溢出标志OF运算过程中产生溢出时，所谓溢出，是指当字节运算的结果超出了范围128~+127，或者当字运算的结果超出了范围32768~+32767时称为溢出方向标志DF控制串操作指令用的标志。DF=0,串操作过程中的地址会不断增值；DF=1,串操作过程中的地址会不断减值中断标志IF控制可屏蔽中断的标志。IF=0,CPU不能对可屏蔽中断请求作出响应；IF=1,CPU可以接受可屏蔽中断请求跟踪标志TFCPU按跟踪方式执行指令第30页，共96页，2023年，2月20日，星期六主要内容：存储器编址存储器分段和物理地址生成堆栈和栈操作指令第31页，共96页，2023年，2月20日，星期六数据与指令的存储与访问地址内容000000100B（4）110000000B（128）200010001B（17）……

…25500001111B(15)……

…地址是数据存放的门牌号码是标明数据所在位置的唯一代号每个地址空间可以存放8位二进制数内存示意图所有CPU可以访问的数据与指令都以二进制数的形式存放在内存中第32页，共96页，2023年，2月20日，星期六8086计算机主存储器是按字节进行组织的，两个相邻的字节被称为一个“字”。

存放的信息若是以字节Byte（8位）为单位的，将在存储器中按顺序排列存放，每个地址单元存放一个字节，即每个字节占用一个地址；若存放的数据为一个字Word（16位）时，则每一个字占用两个地址相连的存储单元，其中低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中，并以低地址作为该字的地址。

8086系统只能提供20根地址线来区分内存的不同存储单元，因此8086系统可以连接的内存最多只能包含220（1M）字节的存储单元。第33页，共96页，2023年，2月20日，星期六存储器以8位为一个存储单元编址，每一个存储单元用唯一的一个地址码来表示。一个字的两个单元有各自的地址，处于低地址的字节的地址为这个字的地址在存储器中，任何连续存放的两个字节都可以称为一个字。将偶地址的字称为规则字，奇地址的字称为非规则字。例：字2301的地址为0000H，为规则字；字8967的地址为0003H，为非规则字。

8086的存储器结构第34页，共96页，2023年，2月20日，星期六物理地址8086：20根地址线，可寻址220(1MB)个存储单元CPU送到AB上的20位的地址称为物理地址第35页，共96页，2023年，2月20日，星期六物理地址..60000H60001H60002H60003H60004H...12HF0H1BH08H存储器的操作完全基于物理地址。问题：8086的内部总线和内部寄存器均为16位，如何生成20位地址？解决：存储器分段第36页，共96页，2023年，2月20日，星期六高地址低地址段基址段基址段基址段基址最大64KB段i-1段i段i+11.1M存储空间分成若干个逻辑段，每一段64K2.段与段之间可以连续排列，部分重叠，断续排列。第37页，共96页，2023年，2月20日，星期六段基地址和段内偏移组成了逻辑地址

段地址偏移地址(偏移量)

格式为：段地址:偏移地址

物理地址=段基地址×16+偏移地址60002H00H12H60000H0000段基地址（16位）段首地址××ו••×××02H第38页，共96页，2023年，2月20日，星期六BIU中的地址加法器用来实现逻辑地址到物理地址的变换8088可同时访问4个段，4个段寄存器指示了每个段的基地址段基址段内偏移物理地址+16位20位0000第39页，共96页，2023年，2月20日，星期六逻辑地址和物理地址区别物理地址：20位绝对地址逻辑地址：段基址：段内偏移量物理地址=段基址16+偏移地址段寄存器值0000

偏移地址20位物理地址16位4位150150190第40页，共96页，2023年，2月20日，星期六20条地址线→寻址能力地址范围220=1M字节→00000～FFFFFH190物理地址加法器段基址偏移地址1501500000偏移地址段首地址00000H42320H42386H…乘以16物理地址例：已知IP=66H,CS=4232HCS×16=42320H段首址IP=66H偏移地址下一条指令物理地址第41页，共96页，2023年，2月20日，星期六采用段寄存器的优点解决了16位寄存器如何访问大于64KB内存空间的问题可以实现程序的重定位物理地址：1MB存储区域中的实际地址（20位的地址）逻辑地址：程序中出现的地址，由段地址和段内偏移量组成（注：段地址和段偏移量都是16位的二进制数）存储器管理就是将程序中的逻辑地址转换成物理地址的结构物理地址=段地址×16+偏移量*同一物理地址可以有不同的段地址和偏移量对8086/8088而言第42页，共96页，2023年，2月20日，星期六内存地址的一般情况1.指令地址：CS16+IP2.堆栈操作地址：SS16+SP3.操作数地址：DS(ES)16+偏移地址(其中的偏移地址取决于指令的寻址方式共24种)第43页，共96页，2023年，2月20日，星期六已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，

DS段有一操作数，其偏移地址=0204H，

1)画出各段在内存中的分布

2)指出各段首地址

3)该操作数的物理地址=？10550H250A0H2EF00H8FF00HCSSS

CSDSES解：各段分布及段首址见右图所示。操作数的物理地址为：

250AH×10H+0204H=252A4H第44页，共96页，2023年，2月20日，星期六注意：一个程序可以有代码段、数据段、附加段和堆栈段，它们的段基址分别存放在CS、DS、ES和SS中。段寄存器为16位，在计算物理地址时要乘16，比如DS的内容为1000H，对应物理地址为10000H，相当于在二进制数尾部补了4个0，也就是说，段的起始地址只能从物理地址能够整除16的（二进制数尾部为4个0）那些地址开始。例如，如下第一列的物理地址可以作为段首地址，存入段寄存器时只存前16位二进制数，其他列不可以作为段首地址。

00000H00001H00002H00003H0000FH

00010H00011H00012H00013H0001FH

00020H00021H00022H00023H0002FH

00030H00031H00032H00033H0003FH

第45页，共96页，2023年，2月20日，星期六内存中一个按LIFO方式操作的特殊区域每次压栈和退栈均以WORD为单位SS存放堆栈段地址，SP存放段内偏移，SS:SP构成了堆栈指针堆栈用于存放返回地址、过程参数或需要保护的数据常用于响应中断或子程序调用第46页，共96页，2023年，2月20日，星期六堆栈区是在随机存储的内存中开辟一片数据存储区实现FILO(或LIFO)的数据存放。这种数据存取方式类似于货物的堆放与取出，故称作堆栈。也类似于弹匣中子弹的存取方式。堆栈的FILO存取方式是靠堆栈指针SP的自动变化来实现的。第47页，共96页，2023年，2月20日，星期六若已知SS=0200H,

SP=0008H,

CX=12FAH,操作示意图如图4.2.1所示：0200000812FA2000SS段

首地址新栈顶FA12原栈顶200620072008+–2SSSPCX12FAH图4.2.1

PUSHCX的操作过程例1:入栈指令PUSHPUSHCX高地址低地址SP=SP-2SS×16+SP=02008HSP第48页，共96页，2023年，2月20日，星期六操作示意图如图4.2.2所示：0200000612FA2000SS段

首地址原栈顶FA12新栈顶200620072008++2SSSPCX12FAH图4.2.2

POPCX的操作过程×16例2:出栈指令POPPOPCX低地址高地址SS×16+SP=02006HSP=

SP+2SP第49页，共96页，2023年，2月20日，星期六SPSSSS压栈前退栈后高低低高高12HSSF0HSP压栈后低高SPSPSPF0H12HSPPUSHAXPOPBXAX=12F0HBX=12F0H第50页，共96页，2023年，2月20日，星期六状态标志寄存器进栈指令PUSHF

出栈指令POPF

追踪标志TF只有通过PUSHF将整个标志寄存器进栈，然后改变栈顶存储单元的D8位，再用POPF指令出栈。第51页，共96页，2023年，2月20日，星期六取指令译码执行每条指令一系列控制信号指令周期：执行一条指令所需要的时间总线周期：CPU从存储器或I/O端口存取一次所需要的时间（BusCycle）访问一次总线的时间分析执行每一条指令的时间不同第52页，共96页，2023年，2月20日，星期六每个总线周期通常包含4个T状态CLKT1T2T3T4总线周期8086的时钟频率为10MHZ，时钟周期（一个T状态）为100ns基本总线周期存储器读或写输入输出的读或写中断响应最基本的总线周期第53页，共96页，2023年，2月20日，星期六8080/80858位16位64KB408088/8086

16位20位1MB

40数据线地址线直接寻址引脚数双功能引脚的功能转换分时复用同一引脚在一个总线周期的不同时钟周期内其功能不同根据工作模式定义引脚的功能第54页，共96页，2023年，2月20日，星期六工作模式最小工作模式：所有的总线控制信号都直接由8088/8086产生最大工作模式：8088/8086要通过总线控制器

8288来形成各种总线周期，控制信号由8288供给MN/MX=VCCMN/MX=GND单CPU系统多CPU系统第55页，共96页，2023年，2月20日，星期六8086是一个40引脚的器件，为了便于组成不同规模的系统，Intel公司为8086设计了两种工作模式。在不同的工作模式下，引脚信号的含义不同。第56页，共96页，2023年，2月20日，星期六8086引脚图

第57页，共96页，2023年，2月20日，星期六1.AD15～AD0地址/数据复用总线，双向，三态（8088中A15～A8不复用，输出，三态）2.A19/S6～A16/S3，地址/状态线复用，输出，三态S4S3当前段寄存器00使用附加段寄存器01使用堆栈段寄存器10使用代码段寄存器11使用数据段寄存器3.BHE/S7（8086），高8位数据线允许/状态信息复用引脚，输出第58页，共96页，2023年，2月20日，星期六奇地址存储器偶地址存储器A0A19～A1D7～D0D15～D8（34）512K*8512K*8D7～D0D7～D000005H00004H00003H00002H00001H00000H…一个字BHEA000字操作

01奇地址高位字节

10偶地址低位字节BHESELSEL00005H00004H00003H00002H00001H00000H…一个字BHEA000字操作

01奇地址高位字节

10偶地址低位字节BHE

0偶地址低位字节A00

0

字操作第59页，共96页，2023年，2月20日，星期六4.NMI，非屏蔽中断，输入7.CLK，时钟信号，输入8.RESET，复位信号，输入（至少保持4个时钟周期的高电平）CPU立即停止操作，清FR，DS，ES，SS、IP及指令队列。同时，置CS为FFFFH。当RESET变为低电平时，CPU从FFFF0H单元开始启动。牢记6.RD，读信号，输出，三态，低电平有效5.INTR，可屏蔽中断请求信号，输入第60页，共96页，2023年，2月20日，星期六9.READY，准备好信号，输入=VCC最小工作方式（单CPU方式）=GND最大工作方式（多CPU方式）MN/MXMN/MX11.MN/MX，最小/最大模式控制引脚，输入12.GND地和VCC电源引脚10.TEST，测试信号，输入，低电平有效第61页，共96页，2023年，2月20日，星期六INTA（QS1），中断响应，输出，三态，低电平有效3.DEN（S0），数据允许信号，输出，三态，低电平有效括号中是最大工作模式下的引脚功能常用的地址锁存器有8282/8283、74LS3732.ALE（QS0），地址锁存允许信号，输出，三态，高电平第62页，共96页，2023年，2月20日，星期六4.DT/R（S1），数据发送/接收控制，输出，三态6.WR（LOCK），写信号，输出，三态，低电平有效HOLD（RQ/GT0），请求占用总线信号，输入，高电平有效（总线保持请求信号）HLDA（RQ/GT1），同意让出总线信号，输出，高电平有效（总线保持响应信号）5.M/IO（S2），存储器/IO控制，输出，三态8088M/IO第63页，共96页，2023年，2月20日，星期六SS0（8088），系统状态信号（与IO/M和DT/R一起反映总线周期的状态，见表）（BHE/S7）8086→你能说出8088与8086在引脚的功能上有几点不同吗？M/IODT/RSS0操作发中断响应信号读I/O端口写I/O端口暂停取指令读内存写内存无源状态100101110111000001010011第64页，共96页，2023年，2月20日，星期六收发器8286（二片）最小工作模式下的典型配置8284A地址锁存器8282（三片）控制总线控制总线+5VSTBOET数据总线地址总线BHEREADYRESETCLKMN/MXRESETALEREADYBHEA19～A16AD15～AD08086

DENDT/RM/IOWRRDHOLDHLDAINTRINTA74LS373替代74LS245替代20位地址总线数据总线控制总线地址总线数据总线控制总线第65页，共96页，2023年，2月20日，星期六第66页，共96页，2023年，2月20日，星期六8282/74LS373——

具有三态正相输出的锁存器内部包含8个D触发器引脚：DI0～DI7输入DO0～DO7输出STB锁存信号OE#输出允许功能：STB=1锁存数据OE#=0将锁存的数据输出功能类似的还有8283——但为反相输出第67页，共96页，2023年，2月20日，星期六芯片选通输出允许第68页，共96页，2023年，2月20日，星期六8282AD0AD1AD2AD3AD4AD5AD6AD7AD8AD9AD15A16A17A18A19BHE

数据…DI0DO0DI1DO1DI2DO2DI3DO3DI4DO4DI5DO5DI6DO6DI7DO7DI0DO0DI1DO1DI7DO7ALESTBSTBSTB…地址808682828282OEOE8282锁存器与8086的连接第69页，共96页，2023年，2月20日，星期六8286/74LS245——

双向三态驱动器引脚：A0～A7和B0～B7双向数据线OE#输出允许T方向控制功能：OE#=0时，门导通；门导通时:T=0，B→A；T=1，A→B功能类似的还有8287——但为反相输出第70页，共96页，2023年，2月20日，星期六

输出允许方向选择第71页，共96页，2023年，2月20日，星期六8286T8088数据总线AD0AD1AD2AD3AD4AD5AD6AD7A0A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7接地址锁存器OEOETDENDT/R011第72页，共96页，2023年，2月20日，星期六第73页，共96页，2023年，2月20日，星期六8086最小模式系统组成框图最小模式的系统组成第74页，共96页，2023年，2月20日，星期六QS1（24）QS0（25）性能00无操作01取指令队列中指令操作码的第一字节10队列空11取队列中的其它字节1.QS1和QS2，指令队列状态信号，输出（ALEINTA）第75页，共96页，2023年，2月20日，星期六S2（28）S1（27）S0（26）性能000中断响应001读I/O端口010写I/O端口011暂停100取指101读存储器110写存储器111无源2.总线周期状态信号，输出，三态第76页，共96页，2023年，2月20日，星期六3.LOCK，总线封锁信号，输出，三态，低电平有效4.RQ/GT1、RQ/GT0，双向总线请求/允许信号，双向，低电平有效第77页，共96页，2023年，2月20日，星期六状态译码器控制电路命令信号发生器控制信号发生器MRDCMWTCAMWTCIORCAIOWCINTAIOWCDT/RDENMCE/PDENALES2S1S0CLKAENCENIOB状态信号控制输入总线命令信号总线控制信号相当于RD和M/IO的组合相当于WR和M/IO的组合超前写信号状态信号控制输入第78页，共96页，2023年，2月20日，星期六CPU的主要操作系统的复位和启动操作总线操作中断操作最小工作模式下的总线请求最大工作模式下的读/写操作第79页，共96页，2023年，2月20日，星期六CLK无作用状态浮空三态门输出信号RESET输入8086/8088的启动和复位信号内部RESET①CPU立即停止操作，清FR，DS，ES，SS、IP及指令队列。同时，置CS为FFFFH。当RESET变为低电平时，CPU从FFFF0H单元开始启动。进入内部RESET后第80页，共96页，2023年，2月20日，星期六第81页，共96页，2023年，2月20日，星期六T1T2T3T4CLKALE

最小工作模式下的总线读周期M/IOA19～A16S6～S3BHERDDT/RDENAD15~AD0高=M地址地址低=IO输出输出S6～S3数据输入如果是8088有哪些不同？第82页，共96页，2023年，2月20日，星期六数据TwCLKALEM/IOA19～A16S6～S3RDDT/RDENAD15~AD0

具有等待状态的总线读操作BHET1高=M地址地址READY低=IO输出输出T2S6～S3T3输入T4第83页，共96页，2023年，2月20日，星期六

最小工作模式下的总线写操作（8086）T1T2T3T4CLKALEM/IOA19～A16S6～S3BHEWRDT/RDENAD15~AD0数据S6～S3高=M地址地址输出读操作和写操作有哪些不同？***输出低=IO输出第84页，共96页，2023年，2月20日，星期六按中断产生的方法硬件中断：软件中断：也称为外部中断也称为内部中断1.8086/8088的中断分类通过外部的硬件产生的中断非屏蔽中断可屏蔽中断CPU根据软件中的某条指令（INTn）或对标志寄存器的设置而产生的，和硬件电路无关第85页，共96页，2023年，2月20日，星期六INTn指令中断逻辑INT3指令INTO指令单步中断除数为0中断非屏蔽中断请求中断控制系统（8259A）…可屏蔽中断请求软中断硬中断NMIINTR256种中断第86页，共96页，2023年，2月20日，星期六除数为0中断单步中断非屏蔽中断断点中断溢出中断类型4类型3类型2类型1类型0专用的中断（共5个）保留的中断（共27个）用户定义的中断（共244个）类型50000：0000H0000：0003H0000：0014H0000：03FFHIPCSIPCS中断向量中断服务子程序的入口地