锁相环PLL设计调试小结

创试验室内部资料锁相环设计调试小结一、系统框图鉴相器鉴相器MC145152环路滤波器LPF分频器MC12023压控振荡器MC1648频率输出二、锁相环根底学问及所用芯片资料〔摘录〕〔一、并行输入PLL〔锁相环〕频率合成器MC145152-23-32-3所示。N和A计数器需要16条并联输入线，而3-32-3所示。N和A计数器需要16条并联输入线，而R计数器则需要三条输入线。该芯片内含参考频率振荡器，可供用户选择的参考频率分频器〔12X8ROM12BIT÷R计数器组成的参考频率f10比特可编程序的÷N(N=3~1023)计数器和6÷A(A=3~63)计数器和锁定检测局部.10N计数器，6比特÷A(÷P/÷P+1)组成吞食脉冲程序分频器，吞脉冲程序分频器的总分频比为：NT=P*N+A。MC145152的功能：借助于CMOS技术而取得的低功耗。电源电压范围3~9V。锁相检测信号。在片或离片参考振荡器工作。双模并行编程。*N=3~1023,A范围=0~63。*用户可选的8个R值：8，64，128，256，512，1024，1160，2048．芯片简单度——8000个场效应管或2023个等效门。 创试验室内部资料 引脚说明：N0-N9N0-N9〔11-20÷N÷N计数器的计数为0时，这N个输入供给预置÷NN0N9为最高位。上拉电阻保证输入端在断开时停留在规律“1”，而只需一个SPST单掷开关将数据转变到规律“0”状态。上拉电阻，足以保证全部输入端在断开时保持规律“1”。A0-A5(23，21，22，24，25，10A计数器的编程输入端。这些A输入打算了fin的时钟周期数，它使MC输出端上消灭所需的规律电平(见双模前置分频器)。A上拉电阻，足以保证全部输入端在断开时保持规律“1”。OSCin,OSCout(27,26)：参考振荡器输入/时，便组成了一个在片参考振荡器。但在OSCin和OSCout连至地之间应接上适当数值的〔一般为15pF左右。OSCin沟通方式耦合到OSCin〔标准CMOS规律电平可适用的。在外接参考模式中，OSCout不需要任何连接。LD(28)：锁定检测器信号输出端。当环路处于锁定状态时，输出信号为高电平〔即fvfr为同相且同频；当环路处于失锁状态时输出为低电平。ΦR和Φ〔78PD设频率fv大于fr或fvΦV为低脉冲而ΦR根本上保持高位;设频率fv小于fr或fvΦR为低脉冲而ΦV根本上保持高位;设频率fv=fr并且二ΦV和ΦR为同相低脉冲，二者同时保持高位。Fin(1N计数器和÷A计数器频率输入端。fin一般从双模前置分频器引出而以沟通〔标准CMOS规律电平Vd〔3：电源正极。其电压范围+3V~+9V〔相对于VccVs〔2：通常接地即电源负极。 创试验室内部资料 RA0-RA2〔4-6：基准分频器地址码输入端。用于选择基准分频器的分频比。通过对12X8ROM参考译码器和12Rfr分频比有8种，其对应关系如下表所示。M当MC为“0P+1，而当MC为“1”时，双模前置分频器的分频比为PMCA计MCN计数器从其编程值起把剩余的数计完为止〔N计数器从÷A计数器计完后开头往下计数，此时计数值为N-A，然后MCNT=N*P+AP和P+1N和A分别表示按程序编入÷N和÷A计数器中的数。〔二、双模前置分频器双模前置分频器技术为频率合成器在高频时得到高度操作性能的一种方法低频编程计数器当作速度可达几百兆赫的高频可编程计数器使用统的区分率和性能，而其结果等效于前置分频器应用了一个固定〔单模〕分频器。规律来选择除数P或P+1Motorola置分频器的除数P和P+1位于÷3/÷4到÷128/÷129合成器来掌握。在这里介绍MC12023双模前置分频器：MC12023是一个具有8引脚双列直插集成电路，工作电压从4.5V到9.5V,工作频率最高为225MHZ，其输入/输出信号与CMOS电平兼容，如把引脚23相接时可与TTL 创试验室内部资料 为低时，则用P+1去除。P或P+1前置分频器的输入将从低变高。当模式掌握线为高时，前置分频器用P为低时，则用P+1去除。VCO在这里介绍MC1648140-+7V1100MHZ。三、调试过程三、调试过程1.MC12023分频器的调试按电路接好电路〔就按此图接，但按芯片资料，7、8104的瓷片电〕1用于接MC脚接高电平+5，5脚信号输入64MHz信号〔幅度0.5Vp，观看、2.MC145152鉴相器的调试3脚〔2、3脚接在一起〕输出，应当为输入信号的1/642.MC145152鉴相器的调试调准晶振。 创试验室内部资料 2.048MHz的晶振，一边输入端为30pF30pF可调电容。调整可调电容，使2.048MHz2.048MHz2.04806MHz。芯片测试64MHz为例设置参考频率。所用晶振2.048，设置R0~R2111，即2048分频，得到1KHz参考频fr。计算A、N〔64是由于所用的MC12023的分频比P=64〕N=〔f0/fr-A〕/P设A0,N=〔64MHz/1KHz〕/64=1000=1111101000A=f0/fr-N*PA=64MHz/1KHz–1000*64=0=000000对于R、A、N，每一位数据，0表示接地；1浮空即可，芯片内部自动置为高电平，万用表可测。64MHz信号输入分频器的信号输入端523脚接鉴相器MC145152的1脚。输入信号fin63MHz65MHz，观看到：fin>64MHz 7脚高电平 ，8脚占空比不断变化的方波〔可能变化很快〕fin<64MHz 8脚高电平 ，7脚占空比不断变化的方波.28脚，锁定指示，串一个1K的电阻，再接LED。MC145152连接图3.环路滤波器的设计9脚接分频器MC12023的MC1MC145152连接图3.环路滤波器的设计1KHz的滤波器设计如下： 创试验室内部资料 1-1-5环路滤波器计算过程〔摘录：运放芯片OP27构成了有源比例积分滤波器。在设计时首先选择适宜的电容C，然后，ωn、N、Kv、Kdξ计算R1和R2的值。R KV

K /(N2C)d nR 2/(C)nKv为压控振荡器电调灵敏度ra／sKdK＝VD2，VDD是运放的工作电压VD＝5Kd单位取／raNξ的阻尼系数，ξ0.5～1.0ξ＝0.707；ωn为环路自然谐振角频率，ωn值的选择将直接影响环路滤波特性和捕获时间，为了保证环路对噪声有较好的抑制，ωnωd，通常可按式(3)ωn＝ωd／(30～1000)。当噪声来源于参考频率和分频器时，ωn可以选择得小些；当噪声来源于压控振荡器时，ωn可选择得大些。具体计算如下：Kd＝VDD／〔2π〕＝5／〔2π〕＝0.796V／rad，N=30MHz/100KHz=3000.707 2f /506.2850kHz/506280rad/sn RK 4107rad/sV,vC01F则R K K1 v

/(N2C)0.7964107/n(300110762802)6.7kR 2/(2

C)20.707/(62801107)2.2kn故：R16.8KΩ电阻，R22.2KΩ电阻。在实际调试过程中我们对电阻值做了微调，使其性能到达最好。注：LM358或OP27均可，参数一样，效果也一样。11v左右，示波器观看〔直流耦合1KHz左右纹波，属正常现象〔在前面根底上测试，信号fin从分频器输入，经过鉴相器MC145152，输入到环路滤波器，观看出来的信号，假设观看不到信号，fin63MHz变化到65MHz，应当能观看到纹波信号。调试记录：fin<64MHz时，即欠锁定状态，滤波器输出为一均方根值变化的直流电平，有纹波。 创试验室内部资料 fin>64MHz时，即过锁定状态，滤波器输出为零电平。4.Vco的调试依据所需频率，计算选取适宜的电感L。芯片上电，观看312V的偏置电平。波形不好可能是谐振Q值太低，至少Q100以上。偏置电压，低波12V波形不太好就应当考虑调整LC谐振的问题了。加偏置电平处调试留意事项：调试重难点与应对技巧：PLL的设计，鉴相器MC145152和分频器MC12023的调试都不是问题。关键在于环路滤波器的设计和压控震荡器的设计调试。波器的输出电平均方根值变化范围为△V，在△V的范围内，压控振荡器的频率变化范围为f1~f2，需要的频率f0f1、f2之间都是能够锁定的。如何得到实际的f1~f2变化范围呢？技巧如下64MHz。依据计算求出适宜的N、A，设置好MC145152，让它锁定64MHz。断开压控振荡器与分频器的连接，即让分频器的输入信号外接。用函数发生器产生63MHz信号〔低于设定频率1Vpp左右，输入分频器，然后经过鉴相器MC145152，再经过环路滤波器，来掌握压控振荡器，观看压控振荡器的输出，登记振荡频率最低值f1，最高值f2。取f0f1、f2之间，依据f0重计算N、A，设置好MC145152。将压控振荡器接入电路，用示波器观看，可以看到频率锁定在f0，上下变化很小，