华东师范大学-计算机组成原理8

华东师范大学_计算机组成原理8第一页，共75页。§8总线系统8.1总线的概念和结构形态8.2总线接口8.3总线的仲裁、定时和数据传送模式8.4PCI总线第二页，共75页。§8总线系统8.1总线的概念和结构形态第三页，共75页。8.1总线的概念和结构形态一、总线的基本概念总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路包括：控制线路——遵循总线协议，传输请求和确认信号，并指出数据线上的数据类型数据线路——在源和目的间传递数据包括数据、地址和复杂指令第四页，共75页。

一、总线的基本概念1.总线的特性·物理特性：指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等·功能特性：描述总线中每一根线的功能·电气特性：定义每一根线上信号的传递方向以及有效电平范围·时间特性：定义了各信号的时序关系第五页，共75页。一、总线的基本概念2.总线的标准化为了使各厂家生产的相同功能部件可以互换使用，必须制订统一的系统总线的标准微型计算机系统采用的典型系统总线标准ISA总线（16位，带宽8MB/s）EISA总线（32位，带宽33.3MB/s）PCI总线（64位，带宽100MB/s）第六页，共75页。2.总线的标准化·总线带宽·

总线本身所能达到的最高传输速率·是衡量总线性能的重要指标·单位兆字节每秒(MB/s)·带宽受到总线布线长度、总线驱动器/接收器性能、连接在总线上的模块数等诸多因素的影响第七页，共75页。·总线带宽例1）(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?第八页，共75页。·总线带宽解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8B，

Dr=D×f=8B×66×1000000/s=528MB/s第九页，共75页。8.1总线的概念和结构形态二、总线的连接方式总线可分为：处理器-内存总线——长度短，速度快I/O总线——扩展外设，往往采用标准总线例：USB、RS-232、1394、ATA等特殊功能总线——例：图形总线第十页，共75页。二、总线的连接方式单总线结构使用一条单一的系统总线来连接CPU、主存和I/O设备CPU主存设备适配器设备适配器系统总线……第十一页，共75页。二、总线的连接方式·特点：

·各部件分时使用总线交换信息

·要求连接到总线上的逻辑部件必须高速运行，以便需要使用总线时能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权·优点：易于扩充·缺点：总线由多设备共用，可能导致较大的时间延迟第十二页，共75页。二、总线的连接方式多总线结构CPU主存IOP（通道）背板总线处理器-内存总线I/O适配器I/O适配器……I/O总线通道实际上是一台具有特殊功能的处理器，又称为IOP(I/O处理器)，它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。显然，由于增加了IOP，使整个系统的效率大大提高优点：各种不同性能的部件通过各自的总线传输信息，效率高缺点：增加了硬件代价第十三页，共75页。二、总线的连接方式大多数计算机采用了分层次的多总线结构，在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线优点：充分发挥总线效能第十四页，共75页。6.1总线结构实例Pentium计算机主板的总线结构框图CPU总线也称CPU—存储器总线是一个64位数据线和32位地址线的同步总线CPU是这条总线的主控者，但必要时可放弃总线控制权Pentium机使用该总线与低速I/O设备连接ISA总线控制逻辑还通过主板上的片级总线与实时钟/日历、ROM、键盘和鼠标控制器(8042微处理器)等芯片相连接

Pentium计算机主板总线结构框图是一个三层次的多总线结构：CPU总线、PCI总线、ISA总线Pentium机总线系统中有一个核心逻辑芯片组，简称PCI芯片组，包括主存控制器、cache控制器芯片、北桥芯片和南桥芯片

CPU－PCI总线的桥称为北桥；PCI总线－ISA总线的桥称为南桥桥的功能：信号缓冲、电平转接、控制协议转换

PCI总线用于连接高速的I/O设备模块。通过“桥”芯片，上面与更高速的CPU总线相连，下面与低速的ISA总线相接PCI总线采用集中式仲裁方式，有专用的PCI总线仲裁器第十五页，共75页。二、总线的连接方式Pentium4PC机的I/O系统的组织结构

处理器通过两块主要芯片与外设连接：·

北桥（DMA控制器）：连接处理器、内存、AGP图像总线和南桥芯片。·

南桥：与多种I/O总线相连。第十六页，共75页。8.1总线的概念和结构形态三、总线结构对计算机系统性能的影响1.最大存储容量最大存储容量取决于地址总线的位数有两种编址方式：

·统一编址：利用同一个地址空间编址主存单元和I/O端口

·独立编址：主存和I/O为两个独立的地址空间第十七页，共75页。三、总线结构对计算机系统性能的影响2.指令系统

·采用独立编址时，需设置I/O指令

·在多总线系统中，指令系统必须要有I/O指令，以区分访问是使用哪条总线第十八页，共75页。三、总线结构对计算机系统性能的影响3.吞吐量计算机系统的吞吐量是指流入、处理和流出系统的信息速率系统吞吐率主要取决于主存的存取周期（非流水线方式）采用双端口存储器，分别连于不同的总线，以增加主存的有效速度在多总线系统中，I/O工作由通道完成，所以系统的吞吐率要高于单总线第十九页，共75页。§8总线系统8.1总线的概念和结构形态8.2总线接口第二十页，共75页。8.2总线接口一、信息的传递方式计算机系统中，信息传输采用二种方式：

·串行传送

·并行传送

第二十一页，共75页。一、信息的传递方式1.串行传送当信息以串行方式传送时，只有一条传输线，且采用脉冲传送在串行传送时，按顺序来传送表示一个数码的所有二进制位(bit)的脉冲信号，通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位第二十二页，共75页。1.串行传送传送控制方式：①以“位时间”区别每一个二进制位；②每个“位时间”内包含一个同步脉冲，以控制发送和接受数据并-串转换串-并转换传送数据发送部件接收部件00000101高位低位T8T7T6T5T4T3T2T1位时间传送脉冲第二十三页，共75页。1.串行传送在串行传送时，被传送的数据需要在发送部件中进行并-串转换，这称为拆卸；而在接收部件又需要进行串-并转换，这称为装配串行传送的主要优点是只需要一条传输线，这一点对长距离传输显得特别重要，不管传送的数据量有多少，只需要一条传输线，成本比较低廉第二十四页，共75页。一、信息的传递方式2.并行传送信息的各位通过各自的传输线并行传输发送部件接收部件高位低位10111000第二十五页，共75页。8.2总线接口二、接口的基本概念外设的功能和特性差异很大I/O设备连接主机存在以下主要问题：

·工作速度的匹配问题；

·时序的配合问题；

·信息表示格式的一致性问题；

·信息类型及信号电平的匹配问题第二十六页，共75页。二、接口的基本概念为了协调这些差异，在设备和主机的连接处增加一个逻辑部件——接口接口即I/O设备适配器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件接口部件在它动态连接的两个部件之间起着“转换器”的作用，以便实现彼此之间的信息传送第二十七页，共75页。二、接口的基本概念1.接口的典型功能控制：接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等缓冲：接口在外围设备和计算机系统其他部件之间起到一个缓冲器的作用，以补偿速度上的差异状态：接口监视外围设备的工作状态并保存状态信息。状态信息包括数据“准备就绪”、“忙”、“错误”等等，供CPU查询第二十八页，共75页。1.接口的典型功能转换：接口可以完成任何要求的数据转换，例如并-串转换或串-并转换，因此数据能在外围设备和CPU之间正确地进行传送整理：接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前内存地址寄存器程序中断：每当外围设备向CPU请求某种动作时，接口即产生一个中断请求信号送CPU第二十九页，共75页。二、接口的基本概念2.一个适配器通常有两个接口界面：①和系统总线的接口，CPU和适配器的数据交换一定是并行方式②和外设的接口，适配器和外设的数据交换可以是并行方式，也可以是串行方式根据外围设备采用串行数据或并行数据的方式不同，适配器分为串行数据接口和并行数据接口两大类第三十页，共75页。二、接口的基本概念3.异步串行通信方式每传送一个字符均要附加一些同步信息，常以一个起始位表示字符的开始，用停止位表示字符的结束，称为一帧。通信双方应约定：①波特率（bps）：每秒传送的代码位数

通信波特率标准一般为：1200、2400、4800、9600和19200等第三十一页，共75页。二、接口的基本概念例2）利用串行方式传送字符，每秒钟传送的比特(bit)位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个bit(起始位、停止位、8个数据位)，问传送的波特率是多少?每个bit占用的时间是多少?解：波特率为：10位×120/秒=1200波特每个bit占用的时间Td是波特率的倒数：Td=1/1200=0.833×10-3s=0.833ms第三十二页，共75页。3.异步串行通信方式②帧格式

·1个起始位：低电平

·5～8个数据位：低位在前；高位在后

·1个校验位：奇校/偶校/不校验

·1/1.5/2位停止位：高电平

·空闲位：高电平相邻两个字符间加入，可任意长第三十三页，共75页。3.异步串行通信方式例3）用异步通信方式传送字符“4”，设帧格式为数据位7位；偶校验；1位停止位，请画出传输波形图。解：“4”的ASCII字符=34H=0110100B0010110起始位校验位停止位空闲位第三十四页，共75页。§8总线系统8.1总线的概念和结构形态8.2总线接口8.3总线的仲裁、定时和数据传送模式第三十五页，共75页。8.3总线的仲裁、定时和数据传送模式一、总线的仲裁连接到总线上的功能模块有主动和被动两种形态

主设备：主方可以启动一个总线周期从设备：从方只能响应主方的请求每次总线操作，只能有一个主方占据总线控制权，但同一时间里可以有一个或多个从方第三十六页，共75页。一、总线的仲裁总线仲裁部件：解决多个主设备同时竞争总线控制权的问题仲裁策略：优先级公平策略总线占用期：主方持续控制总线的时间仲裁方式：按照总线仲裁电路的位置不同分为：集中式仲裁

分布式仲裁第三十七页，共75页。一、总线的仲裁1.集中式仲裁集中式仲裁中每个功能模块至少有两条线连到中央仲裁器①送往仲裁器的总线请求信号线BR②仲裁器送出的总线授权信号线BG有三种方式：链式查询方式计数器定时查询方式独立请求方式第三十八页，共75页。1.集中式仲裁①链式查询方式中央仲裁器设备接口0设备接口1设备接口nDABGBRBS需有三根控制线：·

BS（忙）：有效，表示总线正被使用；·

BR（总线请求）：有效，表示至少有一部件要求使用总线；·

BG（总线授权）：有效，表示总线控制部件响应总线请求主要特点：总线授权信号BG串行地从一个接口传送到下一个接口假如BG到达的接口无总线请求，则继续下传；假如BG到达的接口有总线请求，该设备撤消BR请求，并置位BS，

该接口获得了总线控制权。裁决器感知BS有效，撤消BG信号。·离中央仲裁器最近的设备具有最高优先级优点:链路简单，易于扩充缺点:①电路故障敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作了②优先级固定，如果优先级高的设备出现频繁的请求，优先级较低的设备则可能长期不能使用总线。。。第三十九页，共75页。②计数器定时查询方式1.集中式仲裁总线上的任一设备要求使用总线时，通过BR线发出总线请求中央仲裁器接到请求信号后，若此时BS线为“0”，则启动计数器开始计数，计数值通过一组地址线发向各设备每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置“1”BS线，获得总线控制权，中央裁决器感知BS=1，即中止计数每次计数可以从“0”开始，也可以从中止点开始·优先级固定：每次计数从“0”开始，·优先级循环：计数从中止点开始，则每个设备使用总线的优先级相等计数器的初值也可用程序来设置，这可以方便地改变优先次序·缺点：增加线数（送计数地址值）中央仲裁器设备接口0设备接口1设备接口nDABRBS设备地址。。。第四十页，共75页。③独立请求方式1.集中式仲裁

每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi当设备要求使用总线时，便发出该设备的请求信号中央仲裁器中的排队电路决定首先响应哪个设备的请求，并向该设备发出授权信号BGi中央仲裁器设备接口0设备接口1设备接口nBR0BG0BR1BG1DABGnBRn优点：·响应时间快·优先级灵活：·预先固定；·可通过程序来改变优先次序；

·可采用屏蔽(禁止)某个请求的办法，不响应来自无效设备的请求缺点：控制复杂，增加线数。。。第四十一页，共75页。一、总线的仲裁2.分布式仲裁分布式仲裁不需要中央仲裁器，每个潜在的主功能模块都有自己的仲裁号和仲裁器当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上的编号与自己的编号进行比较

·如果仲裁总线上的优先级大，则总线请求不予响应，设备撤消其仲裁号

·获胜者的仲裁号保留在仲裁总线上显然，分布式仲裁以优先级仲裁策略为基础第四十二页，共75页。8.3总线的仲裁、定时和数据传送模式二、总线的定时总线的一次信息传送过程，大致可分为如下五个阶段：请求总线总线仲裁寻址(目的地址)信息传送状态返回(或错误报告)第四十三页，共75页。二、总线的定时为了同步主方、从方的操作，必须制订定时协议定时：事件出现在总线上的时序关系两种定时方式：

同步方式异步方式第四十四页，共75页。二、总线的定时1.同步定时在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况

优点：以固定时钟进行控制，控制简单缺点：·

必须考虑与慢速设备的同步，系统传输效率不高（工作在同一时钟频率下）

·

存在时钟偏差第四十五页，共75页。1.同步定时读数据的同步时序：CPU发读命令→存储器地址译码→→读出数据总线时钟启动信号读命令认可地址数据地址线数据线读操作第四十六页，共75页。二、总线的定时2.异步定时总线上的各部件有各自的时钟，以应答方式同步传送在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的结束，即建立在应答式或互锁机制基础上不需要统一的公共时钟信号异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块连接到同一总线上

优点：系统传输效率高

缺点：增加总线控制的复杂性，增加了成本第四十七页，共75页。读命令主同步(MSYN)数据数据线地址地址线从同步(SSYN)2.异步定时读数据的异步时序：主方：发读命令→启动主同步→从方响应→发送数据存储器地址信号（从同步有效）→CPU读取数据→从方测到主同步撤消→主方测到从同步撤消撤消主同步撤消从同步撤消数据、地址、命令CPU例：存储器请求应答第四十八页，共75页。8.3总线的仲裁、定时和数据传送模式例4）结合仲裁和数传控制两个过程仲裁采用集中式二维结构：·独立请求

·链式查询方式第四十九页，共75页。例4）总线事务：①某主设备请求占用总线，发BRi②当前总线周期结束，裁决器根据独立请求方式的优先级给予响应，发BGi

③BGi链式传送至第一个有请求的设备，该设备即下降自己的BRi信号，并发SACK作出响应回答④裁决器收到SACK信号，即下降BGi作出回答⑤若此时无其他设备正在使用总线(BUSY=0)，由该设备置“1”BUSY，表示占用总线⑥数传结束，撤消BUSY及SACK，由CPU重新获得总线控制权⑦若仲裁结束时总线正忙（现行主-从设备正在进行数传），则等待，直至BUSY为低（非忙）·裁决与数传并行执行；·增加SACK信号，作为获胜响应信号第五十页，共75页。8.3总线的仲裁、定时和数据传送模式三、总线数据传送模式裁决的优胜者，获得总线的控制权

目的：进行数据传送总线标准大都能支持以下四类模式的数据传送：读、写操作块传送操作写后读、读修改写操作广播、广集操作第五十一页，共75页。三、总线数据传送模式①读、写操作读操作：从方→主方写操作：主方→从方主方先以一个总线周期发出命令和从方地址，经过一定的延时再开始数据传送总线周期为了提高总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线控制权，以使其他主方完成更紧迫的操作。然后再重新竞争总线，完成数据传送总线周期第五十二页，共75页。三、总线数据传送模式②块传送操作只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入对于CPU(主方)、存储器(从方)而言的块传送，常称为猝发式传送，其块长一般固定为数据线宽度(存储器字长)的n倍第五十三页，共75页。三、总线数据传送模式③写后读、读修改写操作只给出一个地址，或进行先写后读操作，或进行先读后写操作前者用于校验目的，后者用于多道程序系统中对共享存储资源的保护这两种操作和猝发式操作一样，主方掌管总线直到整个操作完成第五十四页，共75页。三、总线数据传送模式④广播、广集操作一般数据传送只在一个主方和一个从方之间进行点对点但有的总线允许一个主方对多个从方进行写操作，这种操作称为广播

点对多与广播相反的操作称为广集，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源多对点第五十五页，共75页。§8总线系统8.1总线的概念和结构形态8.2总线接口8.3总线的仲裁、定时和数据传送模式8.4PCI总线第五十六页，共75页。8.4PCI总线一、概述PCI总线（PeripheralComponentInterconnet)——外围设备互连PCI是一种新型的高带宽的、独立于处理器的总线，广泛应用于桌面系统、服务器系统以及便携机中。第五十七页，共75页。一、概述特点：·高性能、支持线性猝发方式

·独立于处理器

·采用多路复用技术

·具有自动配置功能

·采用集中式独立仲裁方式，裁决与数传并行进行

·多种标准格式，分别支持：32位：3.3V/5V64位：3.3V/5V第五十八页，共75页。处理器/Cache处理器/Cache主存控制器主存PCI设备PCI设备主设备HOST桥目标设备RAM目标设备I/OPCI设备PCI/LEGACY总线桥PCI/PCI桥LAGACY设备LAGACY设备PCI设备PCI设备PCI总线结构框图PCI总线PCI总线HOST总线LEGACY总线连接各种高速的PCI设备，PCI设备可以是主设备，也可以是从设备，或兼而有之在PCI设备中不存在DMA的概念，这是因为PCI总线支持无限的猝发式传送系统中允许有多条PCI总线，它们可以使用HOST桥与HOST总线相连，也可使用PCI/PCI桥与已和HOST总线相连的PCI总线相连第五十九页，共75页。8.4PCI总线二、PCI总线信号使用同步时序协议，总线时钟CLK为方波信号，频率为33.3MHz采用32/64位数据线和32位地址线，数据线和地址线是一组线，分时复用总线周期类型由C/BE’线上的总线命令给出采用集中式仲裁方式，总线请求信号REQ’,总线授权信号GNT’

IDSEL（初始化设备选择）用于配置读写期间的芯片选择其他控制信号：LOCK’、PERR’、SERR’

其他可选类信号、JTAG信号第六十页，共75页。二、PCI总线信号一个总线周期由一个地址期及一个或多个数据期组成。总线周期长度由周期类型和FRAME’（帧）、IRDY’（主就绪）、TRDY’（目标就绪）和STOP’（停止）等信号控制；握手：

·启动总线周期的主设备，在地址期送出总线命令和目标设备地址。目标设备以

DEVSEL’（设备选择）信号予以响应

·数传握手信号为IRDY’和TRDY’第六十一页，共75页。8.4PCI总线三、总线周期类型PCI总线周期由当前被授权的主设备发起

·支持任何主从设备之间点到点的对等访问

·支持广播读写PCI总线周期类型由主设备在C/BE[3-0]线上送出的4位总线命令代码指明，被目标设备译码确认，然后主从双方协调配合完成指定的总线周期操作

第六十二页，共75页。三、总线周期类型PCI总线共有12种周期类型，另4种保留

·

存储器读/写总线周期

·I/O读/写总线周期

·存储器多重读周期

·存储器读行周期

·存储器写和使无效周期

·特殊周期

·中断确认总线周期

·配置读/写周期

·双地址周期第六十三页，共75页。三、总线周期类型①存储器读/写总线周期I/O读/写总线周期以猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址期和一个或几个数据周期组成存储器读/写周期的操作，取决于PCI总线上的存储器控制器是否支持存储器/cache之间的PCI传输协议，如果支持，则存储器读/写一般是通过cache来进行；否则，是以数据块非缓存方式来传输第六十四页，共75页。三、总线周期类型②存储器多重读周期 存储器读行周期猝发长度不同③存储器写和使无效周期

存储器写和使无效周期与存储器写周期的区别在于，前者不仅保证一个完整的cache行被写入，而且在总线上广播“无效”信息，命令其他cache中的同一行地址变为无效第六十五页，共75页。三、总线周期类型④特殊周期

用于主设备将其信息(如状态信息)广播到多个目标方，目标方无需以DEVSEL信号响应，但无权终止此操作⑤中断确认总线周期

即中断响应周期第六十六页，共75页。三、总线周期类型⑥配置读/写周期

PCI有三个相互独立的物理地址空间，即存储器、I/O、配置空间配置空间为256个内部寄存器，用于保存系统初始化设置的配置参数。CPU通过HOST桥的配置地址、配置数据寄存器访问PCI设备的配置空间⑦双地址周期

用于主方指示它正在使用64位地址第六十七页，共75页。8.4PCI总线四、PCI总线的数传规程读操作总线周期时序示例PCI总线周期操作过程的特点：采用同步时序协议，总线上所有事件，即信号电平转换出现在时钟信号的下跳沿时刻，而对信号的采样出现在时钟信号的上跳沿时刻总线周期由被授权的主方启动以帧FRAME#(=FRAME’)信号变为有效来指示一个总线周期的开始一个总线周期由一个地址期和一个或多个数据期组成，在地址期内除给出目标地址外，还在C/BE#线上给出总线命令以指明总线周期类型地址期为一个总线时钟周期，一个数据期在没有等待状态下也是一个时钟周期总线周期长度由主方确定，在总线周期期间FRAME#持续有效，但在最后一个数据期开始前撤除主方启动一个总线周期时要求目标方确认，目标方对地址译码，在延迟一个时钟周期后发出DEVSEL#信号给予响应，否则主设备终止总线周期主方结束一个总线周期时不要求目标方确认，以FRAME#告之；目标方感知FRAME#无效，即进行最后一次数传

IRDY#和TRDY#为主、从设备准备好信号，主或从方未准备好时，可使信号无效，由主方插入等待信号读准备好：主方准备好接收数据；从方已将数据送到数据总线上写准备好：主方已将数据送到数据总线上；从方准备好接收数据当目标方出现故障时，以STOP信号有效通知主方终止总线周期当主方获得总线控制权，且总线非忙时，使FRAME#有效，进入数传T2开始时，从方选中，并获知本总线周期操作类型T2下降沿，转换复用总线功能，期间主、从方作数传准备，若主方准备好，使IRDY#有效被选中的从方给出确认信号，DEVSEL#有效，若从方数据准备好，则使TRDY#有效，通知主方总线上数据有效主方由T4上升沿读取数据，若下一周期仍可读取数据，则置位字节允许线，否则进入等待状态若从设备未准备好数据(TRDY#无效)，数据2延迟送出(数据1维持)，T5上升沿主方不读取数据T6时刻，从方准备好数据，数据总线上为有效数据3，但主方未准备好，则使IRDY#无效，通知从方维持数据数传达最后一个总线周期时，主方撤消FRAME#信号，但IRDY#有效，以读取最后一个数据主、从方使所有信号无效，数传结束，进入空闲态PCI总线在时钟控制下，采用全互锁应答