组合逻辑电路学生课件

组合逻辑电路学生课件第1页，共120页，2023年，2月20日，星期二1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路的特点。3.会分析和设计简单的组合逻辑电路。理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。5.学会数字集成电路的使用方法。74ls00,74ls138.本章要求：2.会用逻辑代数的基本运算法则化简逻辑函数。第8章门电路和组合逻辑电路第2页，共120页，2023年，2月20日，星期二掌握基本门电路（与、或、非、与非、或非、异或、同或）的逻辑功能、逻辑符号、真值表和逻辑表达式。熟练用逻辑代数的基本运算法则化简、证明、变换逻辑函数。在逻辑关系的几种表达方式（式、表、图）间熟练转换并分析各种逻辑功能；理解最小项概念(n个变量，有相应的2n个最小项），熟练最小项表达式写法（每一个最小项，对应于一种变量组合）；会分析组合逻辑电路功能（与、或、非、与非、或非、异或、同或、加法器、编码器、译码器、多数表决、判一致、判奇、判偶电路、半加器求和等）设计简单的组合逻辑电路（已知逻辑要求、真值表、波形图）6.理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。7.学会数字集成电路（与非74LS00、7LS138）的使用方法。组合逻辑电路本章要求：第3页，共120页，2023年，2月20日，星期二组合逻辑电路难点二进制计算、逻辑计算异同；各种门电路的逻辑功能熟练掌握，画相关波形；熟练运用逻辑代数（化简、证明、逻辑变换）；根据不同要求设计逻辑电路；分析不同电路、表达式、波形图、功能表的逻辑功能；对复杂逻辑电路功能进行分析。第4页，共120页，2023年，2月20日，星期二三人表决器功能要求:

三个评委各控制A、B、C三个按键中一个，以少数服从多数的原则表决事件，按下表示同意，否则为不同意。若表决通过，发光二极管点亮，否则不亮。第5页，共120页，2023年，2月20日，星期二设计图第6页，共120页，2023年，2月20日，星期二仿真图第7页，共120页，2023年，2月20日，星期二

8.1数字电路基本概念模拟信号数字信号电子电路中的信号一．数字电路简介第8页，共120页，2023年，2月20日，星期二数字信号数字信号：时间和幅值上都是离散的。数字电子电路：处理数字信号的电子电路，简称数字电路。数字电子技术：处理数字信号，元件工作在开关状态。（三极管：饱和或截止）理想数字信号通常是矩形脉冲信号：只有两个状态电位低，零点几伏，接近0电位（低电平）电位高，几伏、十几伏，接近电路的电源电压（高电平）二制数字逻辑：用0、1两个二进制符号表示信号的两个状态；不一定表示数值，可表示两个相反的状态。第9页，共120页，2023年，2月20日，星期二模拟量和数字量的转换传感器模拟控制模拟信号ADCDAC数字信号数字计算机数字控制第10页，共120页，2023年，2月20日，星期二

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲二、脉冲信号是一种跃变信号，并且持续时间短暂，也称数字信号。第11页，共120页，2023年，2月20日，星期二

三、逻辑状态：

1、0两种相反的状态，表示电位的高低而不是大小正逻辑与负逻辑的概念

正逻辑：用高电平表示逻辑1，低电平表示逻辑0。

负逻辑：用高电平表示逻辑0，低电平表示逻辑1。

第12页，共120页，2023年，2月20日，星期二逻辑电平逻辑电平：对应脉冲“0”，“1”的信号幅值。TTL器件TTL电平：“1”：高电平：5~2V“0”：低电平：0~0.4V

●COMS器件：高电平：3到18V（视电源电压），低电平：0V第13页，共120页，2023年，2月20日，星期二四、二进制

在数字系统中，信息分两类：一类是数值，另一类是文字符号，都可以用二进制来表示。

计算规则简单，并与电子器件的开、关状态相对应。1．十进制（逢十进一的计数体制）基数10，数码0—92．二进制：(逢二进一）基数2，数码0—1第14页，共120页，2023年，2月20日，星期二二进制二进制计数制——逢二进一基数x: 2数符b: 0、1(可以用开关量表示) 二进制计算：0+1=1，0+0+=0，1+0=1，1+1=10第15页，共120页，2023年，2月20日，星期二二进制与十进制间的换算关系按权展开：(N)2

=dn-12n-1+dn-22n-2+…+d121+d020+d121+d222+…+dm2m=例：(1011)2=123+022+121+120=(11)10(1101.101)2=123+122+021+120+12-1+02-2+12-3=(13.625)10第16页，共120页，2023年，2月20日，星期二与、或、非逻辑电路。逻辑门电路最基本的逻辑电路是：也称逻辑电路、开关电路:

输入输出满足一种逻辑关系，就如同现实的门电路。五、门电路：第17页，共120页，2023年，2月20日，星期二组合门电路：与非门、或非门、异或门集成逻辑门电路发展：电子管----半导体分立器件------集成电路：小、中、大、超大规模、甚大逻辑电路。小规模（SSI）器件集成。中规模（MSI）构件集成。如数据选择器、译码器、编码器等。

大规模（LSI）子系统集成，定时器等。超大规模（VLSI）系统集成，单片机、中央处理器（CPU）等。第18页，共120页，2023年，2月20日，星期二与模拟电路相比，数字电路有如下的特点：⑴电路结构简单，便于集成化；⑵可靠性、稳定性和精度较高；⑶有可能通过编程改变芯片的逻辑功能；⑷数字运算的可重复性好；⑸不仅能完成数字运算，还可以完成逻辑运算；⑹容易采用计算机辅助设计。第19页，共120页，2023年，2月20日，星期二R8.2半导体器件的软开关作用一、二极管的开关特性（单向导电性）导通截止相当于开关断开相当于开关闭合S3V0VSRRD3V0V第20页，共120页，2023年，2月20日，星期二

在数字逻辑电路中，三极管被作为开关元件工作在饱和与截止两种状态，相当于一个由基极信号控制的无触点开关，其作用对应于触点开关的"闭合"与"断开"二、三极管的开关特性第21页，共120页，2023年，2月20日，星期二饱和截止3V0VuO0相当于开关断开相当于开关闭合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V第22页，共120页，2023年，2月20日，星期二8.3分立元件门电路

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，门电路又称为逻辑门电路。一、门电路的基本概念

基本逻辑关系为“与”、“或”、“非”三种。第23页，共120页，2023年，2月20日，星期二二、与门电路F＝A·BA·0

=

0A·1

=

AA·A

=

A000100011011AB＋UFA

BF

真值表A·A=0&ABF与运算（逻辑乘）

与逻辑和与门第24页，共120页，2023年，2月20日，星期二当B=1

时，F=A门打开当B=0

时，F=0

门关闭信号输入端

与门可以起控制门的作用&ABF信号控制端第25页，共120页，2023年，2月20日，星期二三、或门电路＋UABF≥1ABF011100011011A

BF

真值表F＝A＋BA＋0

=

AA＋1

=

1A＋A

=

AA＋A=1或运算（逻辑加）

或逻辑和或门第26页，共120页，2023年，2月20日，星期二信号输入端信号控制端当B=0

时，F=A门打开当B=1

时，F=1

门关闭

或门可以起控制门的作用≥1ABF第27页，共120页，2023年，2月20日，星期二

例下图所示为一保险柜的防盗报警电路。保险柜的两层门上各装有一个开关S1和S2。门关上时，开关闭合。当任一层门打开时，报警灯亮，试说明该电路的工作原理。+5V≥1S1S21kΩ1kΩ30ΩEL分析：开关S1和S2任一个打开时，报警灯亮。第28页，共120页，2023年，2月20日，星期二四、非门电路A＋UFR1AF0110F=A非运算（逻辑非）AF

真值表0=11=

0A=A

非逻辑和非门第29页，共120页，2023年，2月20日，星期二

实际应用中广泛采用“与非”门、“或非”门、“与或非”门、“异或”门等门电路。这些门电路输出和输入之间的逻辑关系可由3种基本运算构成的复合运算来描述，故通常将这种逻辑关系称为复合逻辑，相应的逻辑门则称为复合门。门电路进行组合，不仅可以使元件和数大大减少，还可以提高互换性。五、集成复合门电路第30页，共120页，2023年，2月20日，星期二五、集成复合门电路TTL电路CMOS电路CT1000通用系列CC0000~CC4000CT2000高速系列CT4000低功耗系列CT3000第31页，共120页，2023年，2月20日，星期二1、“与非”门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门第32页，共120页，2023年，2月20日，星期二

“与非门”逻辑功能：只要变量A、B、C、…中有一个为0，则函数F为1；仅当变量A、B、C、…全部为1时，函数F为0。实现与非逻辑的门电路称为“与非”门。通用门：只要有了与非门便可组成实现各种逻辑功能的电路，称与非门为通用门。采用与非逻辑可以减少逻辑电路中门的种类，提高标准化程度。

第33页，共120页，2023年，2月20日，星期二2、“或非”门电路有“1”出“0”，全“0”出“1”1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：第34页，共120页，2023年，2月20日，星期二“或非”门逻辑功能：只要变量A、B、C…中有一个为1，则函数F为0；仅当变量A、B、C…全部为0时，函数F为1。“或非”门YABC>1第35页，共120页，2023年，2月20日，星期二例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2第36页，共120页，2023年，2月20日，星期二8.4TTL门电路(三极管—三极管逻辑门电路)

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。第37页，共120页，2023年，2月20日，星期二输入级中间级输出级一、TTL“与非”门电路

电路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1E2E3E1B等效电路C多发射极三极管第38页，共120页，2023年，2月20日，星期二有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表逻辑表达式：Y=ABCY&ABC“与非”门第39页，共120页，2023年，2月20日，星期二二、TTL电路优点(1)速度快(2)抗干扰能力强(3)带负载能力强第40页，共120页，2023年，2月20日，星期二常见的ＴＴＬ与非门“74LS20与74LS00”第41页，共120页，2023年，2月20日，星期二8.5逻辑代数

逻辑代数（又称布尔代数）：L=F(A,B,C…)，输出逻辑变量L是输入逻辑变量的函数，叫逻辑函数(LogicFunction)。

它是分析设计逻辑电路的数学工具。虽然和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。第42页，共120页，2023年，2月20日，星期二

逻辑函数具有它自身的特点：

1、逻辑函数和逻辑变量一样，取值只有0和1两种可能；

2、函数和变量之间的关系是由“或”、“与”、“非”3种基本运算决定的。第43页，共120页，2023年，2月20日，星期二1.常量与变量的关系一、逻辑代数运算法则2.逻辑代数的基本运算法则交换律第44页，共120页，2023年，2月20日，星期二2.逻辑代数的基本运算法则普通代数不适用！结合律分配律反演律第45页，共120页，2023年，2月20日，星期二（5）（6）（3）（4）(1)A+AB=A(2)A(A+B)=A吸收律第46页，共120页，2023年，2月20日，星期二替代原则

任何一个含有变量A的逻辑等式，如果将所有出现A的位置都代之以同一个逻辑函数F，则等式仍然成立。这个规则也称为代入规则。代入规则的意义：利用这条规则可以将逻辑代数公理、定理中的变量用任意函数代替，从而推导出更多的等式。注意：使用代入规则时必须将等式中所有出现同一变量的地方均以同一函数代替，否则代入后的等式将不成立。第47页，共120页，2023年，2月20日，星期二1、逻辑函数的化简：

由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本,提高电路工作的可靠性。逻辑函数化简的3种方法：

代数化简法、卡诺图化简法、列表化简法。

二、逻辑代数的应用第48页，共120页，2023年，2月20日，星期二

代数化简法：就是运用逻辑代数的定理和规则对逻辑函数进行化简的方法。没有固定的步骤可以遵循，主要取决于对逻辑代数中定理和规则的熟练掌握及灵活运用的程度。化简至最简“与-或”表达式，应满足两个条件：1．表达式中的“与”项个数最少；2．满足上述条件的前提下，每个“与”项中的变量个数最少。

满足上述两个条件可以使相应逻辑电路中所需门的数量以及门的输入端个数均为最少，从而使电路最经济。第49页，共120页，2023年，2月20日，星期二几种常用方法如下：

1）并项法2）吸收法

3）消去法4）配项法

实际应用中遇到的逻辑函数往往比较复杂，化简时应灵活使用所学的定理及规则，综合运用各种方法。第50页，共120页，2023年，2月20日，星期二例5化简吸收吸收吸收吸收第51页，共120页，2023年，2月20日，星期二Summary：代数法化简逻辑函数：#优点----是简单方便，对逻辑函数式中的变量个数没有限制，它适用于变量较多，较复杂的逻辑函数式的化简。#缺点----是需要熟练掌握和灵活运用逻辑代数的基本定律和基本公式，而且还需要有一定的化简技巧和经验。代数化简法也不易判断所化简的逻辑式是否已经达到最简式。第52页，共120页，2023年，2月20日，星期二●最简问题为了更方便地进行逻辑函数的化简，人们创造了许多比较系统的、有简单的规则可循的化简方法，卡诺图化简法就是其中最常用的一种。利用这种方法，不需特殊技巧，只需按简单的规则进行化简，定能得到最简结果:1）表达式中的“与”项个数最少；2）满足上述条件的前提下，每个“与”项中的变量个数最少。第53页，共120页，2023年，2月20日，星期二2、逻辑函数的证明证明：

3、逻辑式的变换：利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。（类似化简）第54页，共120页，2023年，2月20日，星期二逻辑函数式的几种常见形式和变换

逻辑函数的表达式不是唯一的，可以有多种形式，并且能相互变换。这种变换在逻辑分析和设计中经常用到。常见的逻辑式主要有五种形式：

第55页，共120页，2023年，2月20日，星期二_或－与表达式))((2CBBAY++=与非－与非表达式.CBABY=3与－或表达式CBABY_1+=或非－或非表达式CBBAY+++=4与或非表达式CBBAY+=5.逻辑函数式的几种常见形式和变换

第56页，共120页，2023年，2月20日，星期二●用与非实现是最常用的方法用与非实现步骤：a、表述为最简与或式；b、加两次非；c、下面的反演为非与关系。“非门”可由与非实现（不用端接1，不用端悬空，所有端连接）第57页，共120页，2023年，2月20日，星期二(2)应用“与非”门构成“或”门电路(1)应用“与非”门构成“与”门电路AY&B&BAY&&&由逻辑代数运算法则：由逻辑代数运算法则：举例第58页，共120页，2023年，2月20日，星期二&YA(3)应用“与非”门构成“非”门电路(4)用“与非”门构成“或非”门YBA&&&&由逻辑代数运算法则：第59页，共120页，2023年，2月20日，星期二两输入与非门实现F=ABCF=ABC=ABC=ABCCF第60页，共120页，2023年，2月20日，星期二

这些方法以不同形式表示了同一个逻辑函数，因此，各表示方法间可以互相转换。表示方法逻辑式逻辑状态表逻辑图卡诺图三、逻辑函数的表示方法第61页，共120页，2023年，2月20日，星期二1.真值表：描述逻辑函数输入变量取值的所有组合和输出取值对应关系的表格。2.逻辑函数式：用与、或、非等逻辑运算的组合表示逻辑函数输入与输出间逻辑关系的表达式。3.逻辑图：用逻辑符号代替逻辑式中的运算符号，就得到逻辑图。4.卡诺图：卡诺图是逻辑函数的一种图形表示方式，使用卡诺图可以比较方便地获得最简的逻辑表达式,是将此函数的最小项表达式中各最小项相应地填入一个特定的方格内，此方格图就是卡诺图。第62页，共120页，2023年，2月20日，星期二有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。举例说明这四种表示方法第63页，共120页，2023年，2月20日，星期二

1、列逻辑状态表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态（“1”或“0”）以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态第64页，共120页，2023年，2月20日，星期二2、逻辑式取Y=“1”列逻辑式

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y0011010101101001101011001111第65页，共120页，2023年，2月20日，星期二各组合之间是“或”关系2、逻辑式反之，也可由逻辑式列出状态表。

0000

A

B

C

Y0011010101101001101011001111第66页，共120页，2023年，2月20日，星期二3、逻辑图YCBA&&&&&&&>1CBA第67页，共120页，2023年，2月20日，星期二表式图第68页，共120页，2023年，2月20日，星期二8.6

组合逻辑电路的分析与综合

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。（特点：输出、输入之间没有反馈延迟通路；电路中不含记忆元件）组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出第69页，共120页，2023年，2月20日，星期二一、组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：第70页，共120页，2023年，2月20日，星期二例1：分析下图的逻辑功能

(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..第71页，共120页，2023年，2月20日，星期二(2)应用逻辑代数化简Y=AABBAB...

=AAB+BAB..=AB+AB反演律

=A(A+B)+B(A+B)..反演律

=AAB+BAB..第72页，共120页，2023年，2月20日，星期二(3)列逻辑状态表ABY001100111001Y=AB+AB=AB逻辑式(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号第73页，共120页，2023年，2月20日，星期二F=AB+AB=AB+AB=AB

异或门=1ABF

同或门=1ABF11F=1ABF

=

同或门逻辑功能：

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

。可用于判断各输入端的状态是否相同。第74页，共120页，2023年，2月20日，星期二例

分析图示密码锁电路的密码。S+5VABCDEF1F2111ABCDEF1=1·ABCDE=1——开锁信号。10101=

1——报警信号。11111密码为：10101。ABCDEF2=1·ABCDE解：

第75页，共120页，2023年，2月20日，星期二二、组合逻辑电路的综合根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：第76页，共120页，2023年，2月20日，星期二例1：设计一个三变量奇偶检验器：

要求:

当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。(1)列逻辑状态表(2)写出逻辑表达式取Y=“1”列逻辑式0000

A

B

C

Y0011010101101001101011001111第77页，共120页，2023年，2月20日，星期二(3)用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系0000

A

B

C

Y0011010101101001101011001111第78页，共120页，2023年，2月20日，星期二●设计规则采用集成逻辑门构成逻辑电路时，电路成本主要由使用集成芯片的数目来决定。最终用电路实现时，最简与或形式不一定是最佳选择；实用标准：尽量运用统一的运算关系（why）？----原因：市场上的逻辑门都是多个相同的门电路集成在同一块集成芯片上第79页，共120页，2023年，2月20日，星期二8.7加法器一、二进制十进制：0~9十个数码，“逢十进一”。

在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。

在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。第80页，共120页，2023年，2月20日，星期二二、加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现第81页，共120页，2023年，2月20日，星期二1、半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC第82页，共120页，2023年，2月20日，星期二半加器逻辑状态表A

B

C

S0000010110011110逻辑表达式逻辑图&=1..ABSC第83页，共120页，2023年，2月20日，星期二2、全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCOCI第84页，共120页，2023年，2月20日，星期二列逻辑状态表Ai

Bi

Ci-1

CiSi

0000000101010010111

01000

11011

01101

01111

1第85页，共120页，2023年，2月20日，星期二由此可写出和Si

、进位为Ci的逻辑函数式。11)()(--+=iiCBACBA11)()(--+++=iiiiiiiiiiCBABACBABA111---+++=iiiiiiiiiiiiiCBACBACBACBAS1)(-+=iiiiiCBABA1)(-++=iiiiiiiCBABABA+++=11111-----iiiiiiiiiiiiiCBACBACBACBAC第86页，共120页，2023年，2月20日，星期二逻辑图&=1>1AiCiSiCi-1Bi&&半加器构成的全加器>1BiAiCi-1SiCiCOCO第87页，共120页，2023年，2月20日，星期二4位全加器逻辑图：ΣΣΣΣCICOCICOCICOCICOF4F3F2F1C4C3C2C1C0A4B4A3B3A2B2A1B1

4位全加器逻辑图第88页，共120页，2023年，2月20日，星期二8.8编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。(邮政编码、电话号码、身份证）具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。

要表示N个信息所需的二进制代码应满足

2nN第89页，共120页，2023年，2月20日，星期二一、二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码第90页，共120页，2023年，2月20日，星期二(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。第91页，共120页，2023年，2月20日，星期二001011101000010100110111I0I1I2I3I4I5I6I7

(2)列编码表：输入输出Y2

Y1

Y0第92页，共120页，2023年，2月20日，星期二(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7第93页，共120页，2023年，2月20日，星期二(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0第94页，共120页，2023年，2月20日，星期二将十进制数0~9编成二进制代码的电路二、二–十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码第95页，共120页，2023年，2月20日，星期二

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表第96页，共120页，2023年，2月20日，星期二

写出逻辑式并化成“与非”门：第97页，共120页，2023年，2月20日，星期二图所示为二—十进制编码器。第98页，共120页，2023年，2月20日，星期二8.9译码器和数字显示

译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。

译码器是典型的组合数字电路,从广义的角度看，译码器有三类：

二进制码译码器代码转换译码器显示译码器第99页，共120页，2023年，2月20日，星期二译码器种类二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码；代码转换译码器，是从一种编码转换为另一种编码；显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。第100页，共120页，2023年，2月20日，星期二8个3位译码器二进制代码高低电平信号一、二进制译码器第101页，共120页，2023年，2月20日，星期二状态表

例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出第102页，共120页，2023年，2月20日，星期二写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC第103页，共120页，2023年，2月20日，星期二逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC第104页，共120页，2023年，2月20日，星期二★三八译码器74LS138

138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其主要电特性的典型值如下：

当一个选通端（G1）为高电平，另两个选通端（(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。第105页，共120页，2023年，2月20日，星期二管脚图第106页，共120页，2023年，2月20日，星期二74LS138应用构成组合数字电路二进制译码器除了做二进制码到八进制(十进制中的0-7)码的译码外，还可以和“与非门”在一起构成任意组合数字电路，实现不同的逻辑功能。用最小项表示逻辑关系，任何逻辑函数有唯一的最小项表达式。A3为高位，A1为低位。第107页，共120页，2023年，2月20日，星期二实现全加器例如，可以使用3线/8线译码器和四输入与非门构成全加器，全加器的逻辑式如下

第108页，共120页，2023年，2月20日，星期二全