数字电子技术智慧树知到答案章节测试2023年中南民族大学

第一章测试下列信号中，（）是数字信号。

A:无线电信号

B:交流电压

C:温度

D:开关状态

答案:D表示任意一个两位十进制数需要（）位二进制数。

A:8

B:9

C:7

D:6

答案:C若真值“0”的机器码形式为10000000，则该机器码为（）。

A:原码

B:补码

C:余3码

D:反码

答案:A10位二进制数能表示的最大无符号十进制数是（）。

A:512

B:1024

C:1023

D:511

答案:CBCD码“1011”是十进制数字“8”的（）码。

A:8421码

B:2421码

C:余3码

D:6421码

答案:C将二进制数10001000转换为十进制数.八进制数和十六进制数，结果为（）。

A:138；420；88

B:136；420；99

C:138；210；88

D:136；210；88

答案:D将十进制数1020转换成二进制数，并得到十六进制数和八进制数，结果分别是（）。

A:1111111100；3FC；1774

B:1111111000；3F8；1770

C:1111111100；3FC；7760

D:1111111100；FF0；1774

答案:A二进制真值-0.1111的原码.反码和补码分别是（）。

A:原码是1.1111，反码是1.0001，补码是1.0000

B:原码是1.1111，反码是1.0000，补码是1.0001

C:原码是0.1111，反码是1.0000，补码是1.0001

D:原码是1.1111，反码是0.0000，补码是0.0001

答案:B若X的补码数为1.1010，则X的原码和真值分别是（）。

A:X的原码为1.1010，X为-0.0110

B:X的原码为1.0110，X为-0.0110

C:X的原码为1.1010，X为0.0110

D:X的原码为1.0110，X为0.0110

答案:B2421码11001110对应的十进制数和二进制数分别是（）。

A:66；1000010

B:70；1000110

C:72；1001000

D:68；1000100

答案:D第二章测试数字系统只能处理二值数字信号。（）

A:错

B:对

答案:B音频信号是数字信号。（）

A:错

B:对

答案:A十进制数的8421码形式上与对应的二进制数相同，本质上也时一样的。（）

A:错

B:对

答案:A补码减法运算可以用加法实现，并且结果不需要修正。（）

A:错

B:对

答案:B若奇偶校验码为11010011，则采用的是奇校验编码方式。（）

A:错

B:对

答案:B格雷码是为了检测代码传送过程中是否发生错误的一种可靠性编码。（）

A:错

B:对

答案:A数字9的ASCII码是10010011。（）

A:对

B:错

答案:B2421码和余3码都是对9自补代码。（）

A:错

B:对

答案:B在减法运算方式上，反码和补码没有区别，都可以用加法来实现。（）

A:错

B:对

答案:A两个余3码表示的十进制数做加法运算时，如果有进位产生，则结果需要进行减3修正。（）

A:错

B:对

答案:A第三章测试用与门.或门和非门可以实现任何逻辑函数。（）

A:错

B:对

答案:B与非门.或非门.与或非门和异或门都是通用门。（）

A:错

B:对

答案:A集电极开路与非门可以很方便的实现“线与”逻辑。（）

A:对

B:错

答案:A集电极三态门与集电极OC门不同，三态门不可以实现“线与”逻辑。（）

A:对

B:错

答案:B下列4种类型的逻辑门中，可以用（）实现三种基本运算。

A:或门

B:与门

C:与非门

D:异或门

答案:C设2输入或非门的输入为x和y，输出为z，当z为高电平时，有（）。

A:x为高电平，y为低电平

B:x和y同时为低电平

C:x和y同时为高电平

D:x为低电平，y为高电平

答案:B第一块集成电路问世的时间是（）。

A:20世纪60年代末期

B:20世纪50年代末期

C:20世纪70年代初期

D:20世纪60年代初期

答案:B属于通用门的逻辑门是（）。

A:异或门

B:或非门

C:与非门

D:同或门

答案:BC下列逻辑门中，可以实现任何逻辑电路的有（）

A:与非门

B:与或非

C:与门

D:或非门

答案:ABDTTL三态门的3种输出状态是（）。

A:高阻

B:高电平

C:低阻

D:低电平

答案:ABD第四章测试组合逻辑电路的输出与所有输入信号有关。（）

A:错

B:对

答案:A把所有无关项对应的函数值取值1，化简所得函数表达式最简。（）

A:对

B:错

答案:B常用的MSI组合逻辑器件包含全加器.译码器和分配器。（）

A:对

B:错

答案:B超前进位二进制并行加法器是打断了进位链，缩短求和时间。（）

A:对

B:错

答案:A组合逻辑电路输出与输入的关系可用（）描述。

A:真值表或者状态表

B:状态表

C:状态图

D:真值表

答案:D组合逻辑电路的特点包括（）。

A:能实现所有逻辑问题

B:电路中包括逻辑门和触发器

C:输出与所有时刻的输入有关

D:电路中不存在回路

答案:D设计一个2421码的“四舍五入”电路，最少需要（）个逻辑门。

A:5

B:0

C:2

D:3

答案:B下列中规模通用集成电路中，（）属于组合逻辑电路。

A:多路分配器74155

B:译码器74138

C:多路选择器74153

D:并行加法器74283

答案:ABCD译码器74138的使能端S1.S2.S3取值为（）时，处于正常工作状态。

A:101

B:011

C:010

D:100

答案:D通过代数的方法，用多路数据选择器实现逻辑函数时，应该（）。

A:先将函数表达式展开为最大项表达式。

B:先将函数表达式展开为最小项表达式。

C:先将函数表达式展开为标准与或表达式。

D:先将函数表达式展开为最简或与表达式。

答案:BC第五章测试触发器的“S”端通常用来实现（）功能。

A:置1

B:无用

C:清零

D:保持

答案:A触发器的“R”端通常用来实现（）功能。

A:保持

B:无用

C:置1

D:清零

答案:D由与非门构成的基本RS触发器不能出现（）状态的输入。

A:11

B:00

C:10

D:01

答案:B钟控JK触发器当JK取值为（）的时候实现状态翻转。

A:10

B:11

C:01

D:00

答案:B钟控T触发器当T取值为（）的时候实现状态翻转。

A:下降沿

B:1

C:0

D:上升沿

答案:B钟控D触发器当D取值为0时，其功能为（）。

A:保持

B:翻转

C:置1

D:置0

答案:D边沿钟控D触发器，由有效（）决定触发器的状态如何改变。

A:高电平

B:电平

C:低电平

D:边沿

答案:C简单钟控触发器会出现空翻现象。（）

A:对

B:错

答案:A钟控JK触发器有约束条件，其输入JK不能为00。（）

A:错

B:对

答案:A边沿钟控D触发器，在一个时钟脉冲周期内，其状态可以有3次改变。（）

A:错

B:对

答案:A第六章测试如下中规模集成电路中，（）是时序电路。

A:二进制并行加法器

B:模十六计数器

C:四路选择器

D:二进制译码器

答案:B设计一个同步模5计数器，需要（）个触发器。

A:4

B:3

C:2

D:5

答案:B关于集成寄存器74194和集成二进制计数器74193的清零端，下面描述正确的是（）。

A:74193是异步清零，74194是同步清零余3码

B:74193是同步清零，74194是异步清零

C:都是同步清零

D:都是异步清零

答案:D关于集成寄存器74194和集成二进制计数器74193的预置（并行输入）端，下面描述正确的是（）。

A:都是同步预置

B:74193是同步预置，74194是异步预置

C:74193是异步预置，74194是同步预置

D:都是异步预置

答案:C如图所示电路是（）模型

A:同步Moore型

B:功能表

C:隐含表

D:同步Mealy型

答案:D图示状态图是（）电路模型。

A:不确定

B:都不是

C:Moore型

D:Mealy型

答案:D关于时序逻辑电路，下面的描述正确的是（）。

A:电路的输出只是状态的函数。

B:电路中一定不会有逻辑门。

C:电路中一定有反馈。

D:电路中只有触发器。

答案:C对于时序逻辑电路,描述错误的是()。

A:对过去的