数电 四位二进制减法计数器 课设

本文格式为Word版，下载可任意编辑——数电四位二进制减法计数器课设

成绩评定表

学生姓名专业评语高亮班级学号课程设计题目1103060128四位二进制减法计数器通信工程组长签字：成绩日期20年月日

课程设计任务书

学院学生姓名课程设计题目信息科学与工程学院高亮专业班级学号通信工程1103060128四位二进制减法计数器（缺0011，0100，0101，0110，1000）实践教学要求与任务:1、了解数字系统设计方法2、熟悉VHDL语言及其仿真环境、下载方法3、熟悉Multisim环境4、设计实现四位二进制减法计数器工作计划与进度安排:第一周熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法，包括采用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上设计方法的优缺点。其次周1.在QuartusⅡ环境中用VHDL语言实现四位二进制减法计数器(缺0011，0100，0101，0110，1000），2.在Multisim环境中仿真实现四位二进制减法计数器（缺0011，0100，0101，0110，1000），指导教师：专业负责人：学院教学副院长：201年月日201年月日201年月日

摘要

本文首先在QuartusII8.1中建立名为count10的工程，并用四位二进制减法计数器的VHDL语言实现了四位二进制减法计数器的仿真波形图，继续进行相关操作锁定了所需管脚，将其下载到试验箱。然后通过选用四个时钟脉冲下降沿触发的JK触发器和同步电路，画出其时序图，卡诺图，由JK触发起的特征方程建立相关方程，进行计算，得出了四位二进制减法计数器（缺0011，0100，0101，0110，1000）的驱动方程。进而在Multisim软件中画出了四位二进制减法计数器的规律电路图。经过运行，由红灯的亮灭顺序及绿灯的状态还有在规律分析仪里出现与仿真波形一样的波形图。说明四位二进制减法计数器（缺0011，0100，0101，0110，1000）设计成功。

关键字：四位二进制减法计数器；JK触发器；驱动方程；仿真波形图；规律电路图。

目录

1、课程设计目的22、课程题目实现框图23、实现过程3

3.1QuartusII8.1实现过程（VHDL)3

3.1.1建立工程33.1.2调试程序43.1.3波形仿真113.1.4仿真结果分析153.1.5引脚锁定与下载15

3.2Multisim实现过程（电路设计)17

3.2.1求驱动方程17

3.2.2画规律电路图213.2.2规律分析仪的仿真22

3.2.3仿真结果分析22

4、设计总结235、

三、实现过程

3.1QuartusII8.1实现过程（VHDL)

3.1.1建立工程

图3-1QUARTUS软件的启动界面

(1)点击File–>NewProjectWizard创立一个新工程，系统显示如图3-2。

3

图3-2工程创立向导的启始页

（2）点击Next，为工程选择存储目录、工程名称、顶层实体名等，如图3-3所示；（3）点击Next，若目录不存在，系统可能提醒创立新目录，如图3-4所示，点击“是〞按钮创立新目录，系统显示如图3-5所示；

（4）系统提醒是否需要参与文件，在此不添加任何文件；

（5）点击Next，进入设备选择对话框，如图3-6，这里选中试验箱的核心芯片CYCLONE系列FPGA产品EP1C6Q240C8；

（6）点击Next，系统显示如图3-7，提醒是否需要其他EDA工具，这里不选任何其他工具；

（7）点击Next后，系统提醒创立工程的各属性总结，若没有错误，点击Finish，工程创立向导将生成一个工程，这时软件界面如图3-8，在窗口左侧显示出设备型号和该工程的基本信息等。

4

图3-3输入工程名称、存储目录

图3-4提醒是否创立新文件夹

5

图3-5提醒是否添加文件

图3-6芯片型号选择

6

图3-7提醒是否利用其他EDA设计工具夹

图3-8工程阐述汇总

7

3.1.2调试程序

为实现用一个拨码开关控制一个LED亮灭的功能，可用VHDL编写一个程序实现，具体操作过程如下：

1)点击File->New创立一个设计文件，系统显示如图3-9；

图3-9创立一个设计文件2)选择设计文件的类型为VHDLFile；

3)点击OK，系统显示如图3-10，窗口右侧为VHDL的编辑窗口。

8

图3-10新建的一个VHDL源文件的编辑窗口4)在编辑窗口中编辑以下程序：

libraryIEEE;

useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitycount10isPORT(cp,r:INSTD_LOGIC;

q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));endcount10;

ARCHITECTUREBehavioralOFcount10IS

SIGNALcount:STD_LOGIC_VECTOR(3DOWNTO0);BEGIN

PROCESS(cp,r)

9

BEGIN

ifr='0'thencountStartCompilation编译该文件，系统将开始编译，终止后，给出提醒信息和编译结果，如图3-12所示：

10

图3-12编译结果显示3.1.3波形仿真

（1）建立时序仿真文件,如图3-13所示，选择“VectorWaveformFile〞，出现图3-14的界面，在Name空白处击右键，Insert→InsertNodeorBus。

图3-13

11

在图3-15中单击

图3-14仿真波形显示界面

图3-15

12

n?1由所示状态图可直接画出如图3.2.1所示电路次态Q3n?1Q2Q1n?1Q0n?1的卡诺图，再

分解开便可以得到如图3.2.2所示各触发器的卡诺图。

Q1nQ0nnQ3nQ2000111100011110000XXXX000101XXXXXXXX0010XXXX11101111001110110110XXXX0111图3.2.2次态Q3n?11010n?1n?1的卡诺图Q0Q21001n?1n?1将上述卡诺图对应拆成四个卡诺图，分别求出Q3n?1、Q2、Q1n?1、Q0表达式

如下所示：

Q1nQ0nnQ3nQ200011110000111101X1X0X10X0110X11(a)Q3n?1的卡诺图

18

Q1nQ0nnQ3nQ200011110000111101X0X0X11X0100X10n?1(b)Q2的卡诺图

Q1nQ0nnQ3nQ200011110000111101X1X0X01X1110X00

19

（c）Q1n?1的卡诺图

Q1nQ0nnQ3nQ2000111100010X1011110X1XX01000X11n?1（d）Q0的卡诺图

图3.2.3各触发器的卡诺图

(1)根据卡诺图进行相应化简即得到状态方程，如下：

====

++

++

+

++

（3）求驱动方程

由于JK触发器的特性方程为Qn?1?JQn?KQn，

用状态方程与特性方程做比较，可得对应驱动方程，如下：

20

JK触发器的特性方程为Qn?1?JQn?KQn与特性方程做比较，可得====

==

=

，=1

+

检查电路能否自启动：把无效状态0011，0100，0101，0110，和1000带入输出方程和和状态方程进行计算，结果如下：

0011—>10010100—>10110101—>10010110—>0001可见，在输入计数脉冲CP操作下，都能回到有效状态，即电路能够自启动。

3.2.2画规律电路图

根据所选用的触发器和时钟方程、输出方程、驱动方程，便可以画出如图3.2.4所示的规律电路图。

图3.2.4规律电路图

21

3.2.3规律分析仪的仿真

图3.2.5规律分析仪的仿真

3.2.4仿真结果分析

Multisim是一种虚拟仪器，可以用来验证电路设计的正确性。根据相关计算，得出时序电路的时钟方程、输出方程，状态方程、驱动方程，从而选择适合的触发器来连接实现。在本设计中，选用四个时钟脉冲下降沿触发的JK触发器来实现四位二进制减法计数器。在规律电路图中，四个小红灯即为显示器，从左到右显示时序图中的十二种状态，其中，灯亮表示“1〞，灭表示“0〞，从而达到计数目的。

由于其中缺了0011，0100，0101，0110，五种状态，所以在计数过程中会发生跳变，即先从0011跳到0111，再从0111跳到1001，然后由1111直接跳回到0000，循环往复。规律分析仪类似于QuartusII环境下的波形仿真，是对计数器的另一种直观的描述。其中，高电平表示“1〞，低电平表示“0〞，也可以对计数器的功能进行测试和检验。

22

四、设计总结

在本次数字电路课程设计之中，我下载了QuartusII和Multisim软件，花费大量时间回想课本知识以及查阅资料，在两种环境下反复进行练习。由于是第一次接触数字电路的课程设计，所以我一开始对于相关设计过程和分析方法并不太熟练。没有形成一种规律分析技巧，但经过我反反复复的练习和计算，最终还是熟练把握了对此的计算步骤以及设计方法，这一点很值得欣慰，通过本次数字电路课程设计，让我对数字电路设计有了更高层次的认识和把握，我想这对于我以后学习相关的课程以及进行类似的设计操作会有很大的帮助，为我更深一步把握数字电路奠定了很好的基础。

在初步设计过程中，我也出现了各种各样的问题，有些是由于我的马虎引起的，还有一些是由于我没把握